【技术实现步骤摘要】
本专利技术的实施方式总体上涉及半导体领域，更具体地，涉及一种沟槽mosfet器件及其制造方法。
技术介绍
1、随着功率金属-氧化物半导体(metal-oxide-semiconductor，mos)器件工艺和设计的不断发展，国内外功率mos器件的竞争也越来越激烈，降低器件的成本、提高器件的性能及可靠性也越来越迫切。
2、沟槽mosfet(metal-oxide-semiconductor field-effect transistor，金属-氧化物半导体场效应晶体管)的rdson(导通模式下的等效导通电阻)是其很重要的一项指标，在同样面积下降低rdson是提升器件竞争力的主要方式。而降低元胞尺寸(pitch)是降低rdson的一种有效方式。
3、传统结构如图2所示，该传统结构的沟槽mosfet器件包括：衬底210、外延层220、体区221、栅氧240、栅极多晶硅250、层间电介质(ild)260、源极270、接触孔280、正面金属层290。该传统结构中的源极是通过注入形成的，且体区位于源极下面，如果要短接源极和体区，需要在栅极之间(这部分区域称作mesa)打接触(ct)孔到外延层里面。如果不短接体区和源极就会出现漏电问题。随着元胞尺寸(pitch)减小，mesa也在一并减少，这就会出现如下问题：
4、(1)接触孔到栅极的距离减少，接触孔对位余量不足，容易出现接触孔打偏，从而短接栅极和源极从而出现漏电；
5、(2)接触孔宽度(ct cd)减小，使得器件抗单脉冲雪崩击穿能量(eas)和
6、(3)器件参数稳定性，特别是阈值电压(vt)参数稳定性变差；这是因为接触孔到栅极(ct to gate)距离过小，导致接触孔注入影响到沟道浓度，从而导致阈值电压(vt)漂移。
技术实现思路
1、为了解决现有技术中的上述问题，在第一方面，本专利技术的实施方式提供了一种沟槽mosfet器件，所述沟槽mosfet器件包括：衬底；外延层，所述外延层位于所述衬底之上，所述外延层的上部是体区；沟槽，所述沟槽位于所述外延层内，并且所述沟槽的开口在所述外延层的上表面上；位于所述沟槽中的第一氧化层、栅极多晶硅、第二氧化层和源极区域，其中，所述源极区域是重掺杂半导体，并且其中，所述第二氧化层位于所述栅极多晶硅之上，所述第一氧化层位于所述栅极多晶硅及其之上的所述第二氧化层与所述沟槽的底部和侧壁之间，所述源极区域位于所述第二氧化层的上表面和所述第一氧化层的顶部之上；接触层，所述接触层位于所述体区和所述源极区域之上，并且与所述体区和所述源极区域均接触；正面金属层，所述正面金属层位于所述接触层之上。
2、在一些实施方式中，所述源极区域的上表面与所述体区的上表面齐平。
3、在一些实施方式中，所述源极区域覆盖所述体区的部分上表面。
4、在一些实施方式中，所述重掺杂半导体是重掺杂多晶硅。
5、在一些实施方式中，所述第一氧化层和所述第二氧化层是相同的氧化层材料。
6、在第二方面，本专利技术的实施方式提出了一种沟槽mosfet器件的制造方法，所述方法包括：提供衬底；在所述衬底上生长外延层；从所述外延层的上表面向所述外延层内部进行沟槽刻蚀，形成沟槽；在所述沟槽的底部和侧壁以及所述外延层的上表面生长第一氧化层；在所述沟槽内淀积栅极多晶硅并对所淀积的栅极多晶硅进行回刻，经回刻的栅极多晶硅的上表面的高度低于所述外延层的上表面的高度；在所述外延层之上的第一氧化层之上以及在所述沟槽内的所述栅极多晶硅之上淀积第二氧化层；通过回刻去除所述外延层之上的第一氧化层和第二氧化层，将所述栅极多晶硅之上的第二氧化层回刻至低于所述外延层上表面的高度，并且通过回刻去除高度高于所述栅极多晶硅之上经回刻的第二氧化层的高度的、所述沟槽侧壁上的第一氧化层和第二氧化层；从所述外延层的上表面对所述外延层进行体区注入，从而在所述外延层的上部形成体区；在所述栅极多晶硅之上的第二氧化层之上淀积重掺杂半导体并回刻，经淀积和回刻的重掺杂半导体形成源极区域；在所述体区和所述源极区域之上淀积和回刻接触层，其中，所述接触层与所述体区和所述源极区域均接触；在所述接触层之上淀积和回刻正面金属层。
7、在一些实施方式中，在所述栅极多晶硅之上的第二氧化层之上淀积重掺杂半导体并回刻包括：在所述沟槽内淀积所述重掺杂半导体并回刻，使得所述沟槽内的所述重掺杂半导体的上表面与所述外延层的上表面齐平。
8、在一些实施方式中，对所述外延层进行体区注入的步骤在淀积重掺杂半导体并回刻的步骤之前或者之后执行。
9、在一些实施方式中，在所述栅极多晶硅之上的第二氧化层之上淀积重掺杂半导体并回刻包括：在所述沟槽内和所述外延层的部分上表面上淀积所述重掺杂半导体并回刻，使得所述源极区域覆盖所述沟槽和所述外延层的部分上表面。
10、在一些实施方式中，所述重掺杂半导体是重掺杂多晶硅。
11、本专利技术的实施方式提出的沟槽mosfet器件以及通过本专利技术的实施方式提出的沟槽mosfet器件制造方法产生的器件的源极是通过重掺杂的半导体(例如重掺杂多晶硅，也称为源极多晶硅)来充当。源极区域位于沟槽内部，通过氧化层和栅极多晶硅隔离。由于源极区域不是通过注入形成，使得体区直接处于外延层表面，从而可以通过一大块的接触层直接连接源极区域和体区，源极区域与体区同时与上面的接触层相接触。这样就不用打接触孔到外延层里面，可以有效节约面积，由于不用打接触孔所以元胞(cell)可以做得更小，从而能够缩小元胞尺寸。这样既可以避免现有方案的接触孔对位问题，又可以增大接触孔宽度，改善抗eas和抗浪涌能力。
12、与现有技术中通过注入形成源极的方案相比，本专利技术的实施方式能够进一步缩小元胞尺寸，降低单位面积导通电阻(rsp)，提升器件性能。改善了现有技术中因元胞尺寸减小而带来的问题。
本文档来自技高网...【技术保护点】
1.一种沟槽MOSFET器件，其特征在于，所述沟槽MOSFET器件包括：
2.根据权利要求1所述的器件，其特征在于，所述源极区域的上表面与所述体区的上表面齐平。
3.根据权利要求1所述的器件，其特征在于，所述源极区域覆盖所述体区的部分上表面。
4.根据权利要求1所述的器件，其特征在于，所述重掺杂半导体是重掺杂多晶硅。
5.根据权利要求1所述的器件，其特征在于，所述第一氧化层和所述第二氧化层是相同的氧化层材料。
6.一种沟槽MOSFET器件的制造方法，其特征在于，所述方法包括：
7.根据权利要求6所述的方法，其特征在于，在所述栅极多晶硅之上的第二氧化层之上淀积重掺杂半导体并回刻包括：
8.根据权利要求7所述的方法，其特征在于，对所述外延层进行体区注入的步骤在淀积重掺杂半导体并回刻的步骤之前或者之后执行。
9.根据权利要求6所述的方法，其特征在于，在所述栅极多晶硅之上的第二氧化层之上淀积重掺杂半导体并回刻包括：
10.根据权利要求6所述的方法，其特征在于，所述重掺杂半导体是重掺
...【技术特征摘要】
1.一种沟槽mosfet器件，其特征在于，所述沟槽mosfet器件包括：
2.根据权利要求1所述的器件，其特征在于，所述源极区域的上表面与所述体区的上表面齐平。
3.根据权利要求1所述的器件，其特征在于，所述源极区域覆盖所述体区的部分上表面。
4.根据权利要求1所述的器件，其特征在于，所述重掺杂半导体是重掺杂多晶硅。
5.根据权利要求1所述的器件，其特征在于，所述第一氧化层和所述第二氧化层是相同的氧化层材料。
6.一种沟槽mosfet器件...
【专利技术属性】
技术研发人员：李承杰，代萌，陆彬彬，周佛坤，
申请(专利权)人：上海格瑞宝电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。