System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本公开主要涉及半导体制造,并且更具体地,涉及顶层金属层的图案化以便最小化或消除集成电路封装(包括晶圆级芯片规模封装)中的机械应力。
技术介绍
1、半导体器件制造是一种用于创建集成电路的过程,所述集成电路存在于许多电气和电子器件中。半导体器件制造包括光刻步骤、机械处理步骤和化学处理步骤的多步骤序列,在这些处理步骤期间,电子电路被逐步地创建在由半导体材料制成的晶圆上。例如,在半导体器件制造期间,许多分立电路元件(包括晶体管、电阻器、电容器、电感器和二极管在内)可以形成在单个半导体裸片(die)上。
2、日益增加地,在半导体上形成的集成电路经常被封装为晶圆级芯片规模封装(wlcsp)。一般而言,wlcsp的制造涉及在集成电路仍然是半导体晶圆的一部分时封装集成电路,这与将晶圆切割成单个电路(裸片)然后单独封装裸片的较传统的方法形成对比。因此,所得到的封装实际上可以具有与裸片相同的尺寸。wlcsp的主要应用领域是智能手机及类似的移动设备,这是由于这些设备的尺寸限制。例如,wlcsp在智能手机中所提供的功能可以包括传感器、电源管理、无线通信、放大器以及其它。
3、在形成wlcsp时,集成电路器件可以被图案化在于半导体中形成的底层上,接着是多个金属布线层(例如,铜),随后是顶层布线金属(例如,铝)。在顶层布线金属上,wlcsp可以包括金属再分布层(例如,铜或铜合金),其可以与凸点下金属(例如,铜或铜合金)接触,凸点下金属又与焊料凸点接触。将集成电路裸片附接到衬底(例如,印刷电路板衬底)可以通过将裸片的各种焊料凸点熔化到
4、由于(作为封装的)wlcsp芯片与衬底的机械和/或热特性的不匹配,将芯片焊接到衬底、冷却和/或在裸片附接到衬底之后的温度循环的过程可能引起底层硅结构上的机械应力(例如,拉伸和/或压缩)。这种机械应力可能会影响集成电路的电特性,潜在地导致集成电路具有与在wlcsp裸片附接到衬底之前所测试和表征的电特性显著不同的电特性。
技术实现思路
1、根据本公开的教导,可以减少或消除与集成电路中的无源电子组件的制造相关联的某些缺点和问题。
2、根据本公开的实施例,一种方法可以包括:在制造的集成电路器件的金属层中且在制造的集成电路器件的目标凸点下方形成金属图案,其中,金属图案具有内部形状和外部区域,使得在内部形状与外部区域之间创建金属层中的空隙空间;并且使空隙空间大致居中于在目标凸点下方形成的凸点下金属的轮廓上,在轮廓的任一侧上凸点下金属的轮廓离内部形状和外部区域有禁入距离(keepout distance),使得金属将制造的集成电路器件内的底层结构上的机械应力的局部变化最小化。
3、根据本公开的这些及其它实施例,一种制造的集成电路器件可以包括在制造的集成电路器件的金属层中且在制造的集成电路器件的目标凸点下方形成的金属图案,其中:金属图案具有内部形状和外部区域,使得在内部形状与外部区域之间创建金属层中的空隙空间;并且空隙空间大致居中于在目标凸点之下形成的凸点下金属的轮廓上,在轮廓的任一侧上凸点下金属的轮廓离内部形状和外部区域有禁入距离,使得金属将制造的集成电路器件内的底层结构上的机械应力的局部变化最小化。
4、从本文所包括的附图、描述和权利要求中,本公开的技术优点对于本领域普通技术人员而言是显而易见的。实施例的目的和优点将至少通过权利要求中特别指出的元件、特征和组合来实现和完成。
5、应当理解,前面的总体描述和下面的详细描述两者都是说明性示例,并且对于本公开所阐述的权利要求来说不是限制性的。
本文档来自技高网...【技术保护点】
1.一种用于形成制造的集成电路器件的方法,包括:
2.根据权利要求1所述的方法,其中,所述金属层是所述制造的集成电路器件的顶层金属。
3.根据权利要求1所述的方法,其中,所述金属层包括铜、铜合金和铝中的一种。
4.根据权利要求1所述的方法,其中,所述禁入距离是使得所述金属图案不侵占邻近所述目标凸点的非目标凸点的足够距离。
5.根据权利要求1所述的方法,其中,所述外部区域具有外部边缘,使得所述外部区域与凸点下金属轮廓保持所述禁入距离。
6.根据权利要求1所述的方法,还包括在所述金属层内形成所述金属图案的多个实例。
7.根据权利要求1所述的方法,其中,所述金属图案的至少一部分在所述制造的集成电路器件的集成电路中是电活性的。
8.根据权利要求7所述的方法,其中,所述金属图案的至少一部分携带信号信息。
9.根据权利要求1所述的方法,其中,所述金属图案的至少一部分在所述制造的集成电路器件的集成电路中是非电活性的。
10.根据权利要求1所述的方法,其中,所述金属图案包括穿过所述内部形状
11.根据权利要求1所述的方法,其中,所述金属图案包括与所述内部形状同心的多个小环。
12.根据权利要求11所述的方法,其中,所述多个小环中的每一个是圆形。
13.根据权利要求11所述的方法,其中,所述多个小环中的每一个是多边形。
14.根据权利要求1所述的方法,其中,所述金属图案具有包括所述内部形状和所述外部区域中的一部分的角片段。
15.根据权利要求1所述的方法,其中,所述内部形状是圆形。
16.根据权利要求1所述的方法,其中,所述内部形状是多边形。
17.根据权利要求1所述的方法,其中,所述制造的集成电路器件是晶圆级芯片规模封装。
18.根据权利要求1所述的方法,其中,形成所述金属图案包括图案化所述金属层,以在所述内部形状与所述外部区域之间的金属层内创建至少一个桥,使得所述内部形状与所述外部区域彼此电耦合。
19.一种制造的集成电路器件,包括:
20.根据权利要求19所述的制造的集成电路器件,其中,所述金属层是所述制造的集成电路器件的顶层金属。
21.根据权利要求19所述的集成电路器件,其中,所述金属层包括铜、铜合金和铝中的一种。
22.根据权利要求19所述的制造的集成电路器件,其中,所述禁入距离是使得所述金属图案不侵占邻近所述目标凸点的非目标凸点的足够距离。
23.根据权利要求19所述的集成电路器件,其中,所述外部区域具有外部边缘,使得所述外部区域与凸点下金属轮廓保持所述禁入距离。
24.根据权利要求19所述的制造的集成电路器件,其中,所述制造的集成电路器件包括在所述金属层中形成的所述金属图案的多个实例。
25.根据权利要求19所述的制造的集成电路器件,其中,所述金属图案的至少一部分在所述制造的集成电路器件的集成电路中是电活性的。
26.根据权利要求25所述的制造的集成电路器件,其中,所述金属图案的至少一部分携带信号信息。
27.根据权利要求19所述的制造的集成电路器件,其中,所述金属图案的至少一部分在所述制造的集成电路器件的集成电路中是非电活性的。
28.根据权利要求19所述的制造的集成电路器件,其中,所述金属图案包括穿过所述内部形状和所述外部区域中的至少一个的线性间隙分离。
29.根据权利要求19所述的制造的集成电路器件,其中,所述金属图案包括与所述内部形状同心的多个小环。
30.根据权利要求29所述的制造的集成电路器件,其中,所述多个小环中的每一个是圆形。
31.根据权利要求29所述的制造的集成电路器件,其中,所述多个小环中的每一个是多边形。
32.根据权利要求19所述的制造的集成电路器件,其中,所述金属图案具有包括所述内部形状和所述外部区域中的一部分的角片段。
33.根据权利要求19所述的制造的集成电路器件,其中,所述内部形状是圆形。
34.根据权利要求19所述的制造的集成电路器件,其中,所述内部形状是多边形。
35.根据权利要求19所述的制造的集成电路器件,其中,所述制造的集成电路器件是晶圆级芯片规模封装。
36.根据权利要求19所述的制造的集成电路器件,还包括在所述内部形状与所述外部区域之间的金属层内形成的至少一个桥,使得所述内部形状与所述外部区域彼此电耦合。
...【技术特征摘要】
1.一种用于形成制造的集成电路器件的方法,包括:
2.根据权利要求1所述的方法,其中,所述金属层是所述制造的集成电路器件的顶层金属。
3.根据权利要求1所述的方法,其中,所述金属层包括铜、铜合金和铝中的一种。
4.根据权利要求1所述的方法,其中,所述禁入距离是使得所述金属图案不侵占邻近所述目标凸点的非目标凸点的足够距离。
5.根据权利要求1所述的方法,其中,所述外部区域具有外部边缘,使得所述外部区域与凸点下金属轮廓保持所述禁入距离。
6.根据权利要求1所述的方法,还包括在所述金属层内形成所述金属图案的多个实例。
7.根据权利要求1所述的方法,其中,所述金属图案的至少一部分在所述制造的集成电路器件的集成电路中是电活性的。
8.根据权利要求7所述的方法,其中,所述金属图案的至少一部分携带信号信息。
9.根据权利要求1所述的方法,其中,所述金属图案的至少一部分在所述制造的集成电路器件的集成电路中是非电活性的。
10.根据权利要求1所述的方法,其中,所述金属图案包括穿过所述内部形状和所述外部区域中的至少一个的线性间隙分离。
11.根据权利要求1所述的方法,其中,所述金属图案包括与所述内部形状同心的多个小环。
12.根据权利要求11所述的方法,其中,所述多个小环中的每一个是圆形。
13.根据权利要求11所述的方法,其中,所述多个小环中的每一个是多边形。
14.根据权利要求1所述的方法,其中,所述金属图案具有包括所述内部形状和所述外部区域中的一部分的角片段。
15.根据权利要求1所述的方法,其中,所述内部形状是圆形。
16.根据权利要求1所述的方法,其中,所述内部形状是多边形。
17.根据权利要求1所述的方法,其中,所述制造的集成电路器件是晶圆级芯片规模封装。
18.根据权利要求1所述的方法,其中,形成所述金属图案包括图案化所述金属层,以在所述内部形状与所述外部区域之间的金属层内创建至少一个桥,使得所述内部形状与所述外部区域彼此电耦合。
19.一种制造的集成电路器件,包括:
20.根据权利要求19所述的制造的集成电路器件,其中,所述金属层是所...
【专利技术属性】
技术研发人员:凯瑟琳·罗斯·霍兰德,马克·L·塔拉比亚,庞耀宇,亚历山大·巴尔,
申请(专利权)人:思睿逻辑国际半导体有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。