System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 场效应晶体管及其制备方法、半导体器件、电子设备技术_技高网

场效应晶体管及其制备方法、半导体器件、电子设备技术

技术编号:41530735 阅读:4 留言:0更新日期:2024-06-03 23:06
本申请实施例公开一种场效应晶体管及其制备方法、半导体器件、电子设备,涉及半导体技术领域。场效应晶体管包括:衬底、外延层、N型掺杂区、P阱区、N型掺杂层、P型掺杂层、栅介质层、栅极、N型源极区、P型接触区、源极层和漏极层。N型掺杂层位于外延层远离衬底的一侧,且与P阱区无交叠。当场效应晶体管处于正向阻断状态时,P型掺杂层的存在可以显著降低栅介质层的电场强度,实现对栅介质层的有效保护,有助于提升场效应晶体管的正向阻断电压;同时,更低的栅介质层电场强度也为通过JFET区掺杂降低器件导通电阻提供了更大的空间,进而有助于提升场效应晶体管的导通特性。

【技术实现步骤摘要】

本申请涉及半导体,尤其涉及一种场效应晶体管及其制备方法、半导体器件、电子设备


技术介绍

1、碳化硅(silicon carbide,sic)具有禁带宽度大、击穿电场高、饱和漂移速度和热导率大等优点,使其成为制备高压、大功率、耐高温、抗辐射器件的理想材料。sic mosfet(metal–oxide–semiconductor field-effect transistor,金属氧化物半导体场效应晶体管)的典型参数性能指标包括阻断电压、阈值电压和导通电阻等。其中,导通电阻主要由沟道电阻、jfet(junction-gate field-effect transistor,结型场效应管)区电阻和外延层电阻(或称外延层漂移区电阻)等构成。其中,jfet区电阻的阻值(或称典型阻值)在sicmosfet导通电阻中占有较大的比例,因此,如何降低jfet区电阻,以提高sic mosfet的导通特性,成为目前亟需解决的问题。


技术实现思路

1、本申请实施例提供一种场效应晶体管及其制备方法、半导体器件、电子设备,用于降低jfet区电阻,以提高sic mosfet的导通特性。

2、为达到上述目的,本申请的实施例采用如下技术方案:

3、第一方面,提供了一种场效应晶体管,该场效应晶体管包括:衬底、外延层、n型掺杂区、p阱区、n型掺杂层、p型掺杂层、栅介质层、栅极、n型源极区、p型接触区、源极层和漏极层。上述外延层位于衬底上。n型掺杂区由外延层远离衬底的表面延伸至外延层的内部。p阱区至少部分位于n型掺杂区内。n型掺杂层位于外延层远离衬底的一侧,且与p阱区无交叠。p型掺杂层位于n型掺杂层远离衬底的一侧,p型掺杂层在衬底上的正投影,位于n型掺杂层在衬底上的正投影范围内,或,p型掺杂层在衬底上的正投影与n型掺杂层在衬底上的正投影重合。栅介质层和栅极位于p型掺杂层远离衬底的一侧,且沿远离衬底的方向依次设置。n型源极区位于p阱区内,p型接触区至少部分位于p阱区内。源极层与n型源极区、p型接触区相接触。漏极层位于衬底远离外延层的一侧。

4、本申请的一些实施例所提供的场效应晶体管,通过形成n型掺杂区,可以降低jfet区电阻,提升场效应晶体管的导通特性。通过在外延层和栅介质层之间设置凸出的p型掺杂层,可以显著降低场效应晶体管处于正向阻断状态时栅介质层的电场强度,实现对栅介质层的有效保护。通过在外延层和栅介质层之间设置n型掺杂层,利用n型掺杂层将p型掺杂层设置得与p阱区有一定的间距,以使得n型掺杂层和p型掺杂层之间所形成的空间电荷区位于外延层上方(具体位于jfet区上方),可以避免挤占场效应晶体管处于正向导通状态时的电流通路,影响场效应晶体管的导通特性。在此基础上,本申请实施例还可以进一步提高jfet区的掺杂浓度(也即提高n型掺杂区的掺杂浓度),从而可以进一步降低jfet区电阻,进一步提升场效应晶体管的导通特性。

5、在第一方面可能的实现方式中,p型掺杂层的掺杂浓度,大于n型掺杂区的掺杂浓度。

6、在第一方面可能的实现方式中,n型掺杂层包括沿远离衬底的方向依次层叠的第一子n型掺杂层和第二子n型掺杂层。第二子n型掺杂层的掺杂浓度与第一子n型掺杂层的掺杂浓度不同。

7、在第一方面可能的实现方式中,第一子n型掺杂层的掺杂浓度,大于n型掺杂区的掺杂浓度。采用这样的设置方式,可以提高jfet区中,与n型源极区相对的部分区域的掺杂浓度,降低场效应晶体管处于正向导通状态下该部分区域的电阻。

8、在第一方面可能的实现方式中,第一子n型掺杂层在衬底上的正投影边界,与p阱区在衬底上的正投影边界相切。

9、在第一方面可能的实现方式中,p型掺杂层的截面图形包括远离n型掺杂层的两个拐角,该拐角为钝角或圆角。p型掺杂层的截面平行于p阱区和p型掺杂层在衬底上的正投影的排列方向,且垂直于衬底。这样可以减小栅介质层中与p型掺杂层的拐角相接触的位置处的电场强度,避免正向阻断状态下栅介质层的击穿,提升场效应晶体管的可靠性。

10、在第一方面可能的实现方式中,p型掺杂层的截面图形为正梯形。这样便于简化p型掺杂层的制备工艺,降低制备形成p型掺杂层的难度。

11、在第一方面可能的实现方式中,n型掺杂层的截面图形为矩形。n型掺杂层的截面平行于p阱区和p型掺杂层在衬底上的正投影的排列方向,且垂直于衬底。n型掺杂层中的第一子n型掺杂层和第二子n型掺杂层的截面图形均为矩形,且两者在衬底上的正投影重合。

12、在第一方面可能的实现方式中,n型掺杂层包括沿远离衬底的方向依次层叠的第一子n型掺杂层和第二子n型掺杂层。第二子n型掺杂层的截面图形为正梯形,且第二子n型掺杂层侧面与p型掺杂层的侧面平齐。第一子n型掺杂层的截面图形为矩形。第二子n型掺杂层在衬底上的正投影,位于第一子n型掺杂层在衬底上的正投影范围内;或,第二子n型掺杂层在衬底上的正投影,与第一子n型掺杂层在衬底上的正投影重合。第一子n型掺杂层和第二子n型掺杂层的截面,均平行于p阱区和p型掺杂层在衬底上的正投影的排列方向,且垂直于衬底。这样,在制备形成n型掺杂层和p型掺杂层的过程中,可以在同一次刻蚀工艺中,对用于形成p型掺杂层的膜层和用于形成n型掺杂层中的第二子n型掺杂层的膜层刻蚀,同步形成p型掺杂层和第二子n型掺杂层,既有利于减少刻蚀的次数,又能够提高第二子n型掺杂层侧面与p型掺杂层的侧面之间的平整度,便于后续栅介质层和栅极的制备。

13、在第一方面可能的实现方式中,p型掺杂层的侧面与p型掺杂层远离n型掺杂层的表面之间的夹角的范围为105°~165°。这样既能够便于刻蚀形成p型掺杂层,又能够确保p型掺杂层的拐角位置处及栅介质层中的与p型掺杂层的拐角相接触的位置处的电场强度较小,以确保栅介质层在较高的正向阻断电压下基本不会被击穿。

14、在第一方面可能的实现方式中,p型掺杂层和n型掺杂层中的任一者在衬底上的正投影,位于栅介质层和栅极中的任一者在衬底上的正投影范围内。栅介质层和栅极中的任一者,会覆盖p型掺杂层和n型掺杂层,并覆盖p阱区3的一部分。进一步地,栅介质层和栅极中的任一者,还会覆盖n型源极区的一部分。

15、在第一方面可能的实现方式中,n型掺杂区的掺杂浓度,大于外延层的掺杂浓度。这样有利于降低jfet区电阻,提升场效应晶体管的导通特性。

16、在第一方面可能的实现方式中,相对于衬底,n型源极区,高于p型接触区。这样可以采用同一个硬掩膜层完成p型接触区的制备(例如包括刻蚀、离子注入等),避免增加场效应晶体管的制备工艺复杂程度。

17、在第一方面可能的实现方式中,p阱区的数量为两个,该两个p阱区间隔设置,n型掺杂层和p型掺杂层位于该两个p阱区之间。n型掺杂层和p型掺杂层能够覆盖外延层位于上述两个p阱区之间的部分,也即能够覆盖jfet区,进而能够实现n型掺杂层和p型掺杂层对栅介质层中位于jfet区上方的部分的完整遮挡,便于使得栅介质层覆盖n型掺杂层和p型掺杂层的部本文档来自技高网...

【技术保护点】

1.一种场效应晶体管,其特征在于,所述场效应晶体管包括:

2.根据权利要求1所述的场效应晶体管,其特征在于,所述P型掺杂层的掺杂浓度,大于所述N型掺杂区的掺杂浓度。

3.根据权利要求1所述的场效应晶体管,其特征在于,所述N型掺杂层包括沿远离所述衬底的方向依次层叠的第一子N型掺杂层和第二子N型掺杂层;

4.根据权利要求3所述的场效应晶体管,其特征在于,所述第一子N型掺杂层的掺杂浓度,大于所述N型掺杂区的掺杂浓度。

5.根据权利要求3所述的场效应晶体管,其特征在于,所述第一子N型掺杂层在所述衬底上的正投影边界,与所述P阱区在所述衬底上的正投影边界相切。

6.根据权利要求1所述的场效应晶体管,其特征在于,所述P型掺杂层的截面图形包括远离所述N型掺杂层的两个拐角,所述拐角为钝角或圆角;

7.根据权利要求6所述的场效应晶体管,其特征在于,所述P型掺杂层的截面图形为正梯形。

8.根据权利要求6所述的场效应晶体管,其特征在于,所述N型掺杂层的截面图形为矩形;

9.根据权利要求6所述的场效应晶体管,其特征在于,所述N型掺杂层包括沿远离所述衬底的方向依次层叠的第一子N型掺杂层和第二子N型掺杂层;

10.根据权利要求6所述的场效应晶体管,其特征在于,所述P型掺杂层的侧面与所述P型掺杂层远离所述N型掺杂层的表面之间的夹角的范围为105°~165°。

11.根据权利要求1所述的场效应晶体管,其特征在于,所述P型掺杂层和所述N型掺杂层中的任一者在所述衬底上的正投影,位于所述栅介质层和所述栅极中的任一者在所述衬底上的正投影范围内。

12.根据权利要求1所述的场效应晶体管,其特征在于,所述N型掺杂区的掺杂浓度,大于所述外延层的掺杂浓度。

13.根据权利要求1所述的场效应晶体管,其特征在于,相对于所述衬底,所述N型源极区,高于所述P型接触区。

14.根据权利要求1所述的场效应晶体管,其特征在于,所述P阱区的数量为两个,两个所述P阱区间隔设置,所述N型掺杂层和所述P型掺杂层位于两个所述P阱区之间。

15.一种场效应晶体管的制备方法,其特征在于,所述制备方法包括:

16.根据权利要求15所述的制备方法,其特征在于,形成所述N型掺杂薄膜,包括:

17.根据权利要求16所述的制备方法,其特征在于,所述对未被所述P型掺杂层覆盖的膜层进行第二掺杂处理,形成P阱区,包括:

18.根据权利要求17所述的制备方法,其特征在于,所述在所述P阱区内依次形成N型源极区和P型接触区,包括:

19.一种半导体器件,其特征在于,所述半导体器件包括如权利要求1~14中任一项所述的场效应晶体管。

20.一种电子设备,其特征在于,所述电子设备包括如权利要求19所述的半导体器件。

...

【技术特征摘要】

1.一种场效应晶体管,其特征在于,所述场效应晶体管包括:

2.根据权利要求1所述的场效应晶体管,其特征在于,所述p型掺杂层的掺杂浓度,大于所述n型掺杂区的掺杂浓度。

3.根据权利要求1所述的场效应晶体管,其特征在于,所述n型掺杂层包括沿远离所述衬底的方向依次层叠的第一子n型掺杂层和第二子n型掺杂层;

4.根据权利要求3所述的场效应晶体管,其特征在于,所述第一子n型掺杂层的掺杂浓度,大于所述n型掺杂区的掺杂浓度。

5.根据权利要求3所述的场效应晶体管,其特征在于,所述第一子n型掺杂层在所述衬底上的正投影边界,与所述p阱区在所述衬底上的正投影边界相切。

6.根据权利要求1所述的场效应晶体管,其特征在于,所述p型掺杂层的截面图形包括远离所述n型掺杂层的两个拐角,所述拐角为钝角或圆角;

7.根据权利要求6所述的场效应晶体管,其特征在于,所述p型掺杂层的截面图形为正梯形。

8.根据权利要求6所述的场效应晶体管,其特征在于,所述n型掺杂层的截面图形为矩形;

9.根据权利要求6所述的场效应晶体管,其特征在于,所述n型掺杂层包括沿远离所述衬底的方向依次层叠的第一子n型掺杂层和第二子n型掺杂层;

10.根据权利要求6所述的场效应晶体管,其特征在于,所述p型掺杂层的侧面与所述p型掺杂层远离所述n型掺杂层的表面之间的夹角的范围为105°...

【专利技术属性】
技术研发人员:慕经纬刘竞存汤岑鲁微
申请(专利权)人:华为技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1