【技术实现步骤摘要】
本专利技术涉及数据通信，特别涉及一种从机访问方法、装置、设备及存储介质。
技术介绍
1、x86架构(the x86 architecture)的处理器，具有高度的可编程序，处理能力强，向下兼容性好，并且的其指令集相对于risc(reduced instruction set computer)架构更复杂。x86架构是计算机领域中最为广泛应用的指令集架构之一。epld(erasableprogrammable logic device，即大规模可编程逻辑器件)是可擦除可编程逻辑器件，epld应用于大规模集成电路中，拥有体积小、可靠性高、价格低廉等优点。
2、在5g(5th generation mobile communication technology，即第五代移动通讯技术)基带板上，常用x86处理器作为主处理器，使用epld作为低速串行接口拓展、上电时序控制等，并且x86处理器也要实现对epld的读写访问。lpc(low pin count)接口是x86处理器连接外部低速设备的专用接口。在5g基带板设计中，使用lpc接口连接epld，通过lpc接口读取epld的寄存器；并且使用lpc接口传输fpga(field programmable gate array，即现场可编程逻辑门阵列)的配置数据。lpc接口也是x86调试过程中的一个重要接口。在这样的技术背景下，x86处理器如何通过lpc接口访问外部低速从机是需要解决的。
技术实现思路
1、有鉴于此，本专利技术的目的在
2、第一方面，本申请公开了一种基于lpc接口通信的从机访问方法，应用于x86处理器，所述从机为fpga或epld逻辑器件，所述方法包括：
3、获取上位机发送的针对寄存器数据的数据访问请求，并基于所述数据访问请求控制所述从机从idle空闲状态进入开始位状态；
4、基于复用信号线的数字信号和电平信号判断所述从机是否成功进入开始位状态，并在成功后进入地址位；
5、存储所述寄存器数据的地址信息，并根据所述地址信息完成所述寄存器数据的访问操作后跳转至同步信息域状态；
6、在所述同步信息域状态下，基于所述数据访问请求对所述复用信号线进行赋值处理并控制所述从机恢复至所述idle空闲状态。
7、可选的，所述x86处理器通过lpc总线与所述fpga或epld逻辑器件进行通信。
8、可选的，所述基于所述数据访问请求控制所述从机从idle空闲状态进入开始位状态，包括：
9、基于所述数据访问请求通过复位信号进行复位解除操作，并通过控制线控制所述从机从idle空闲状态进入开始位状态。
10、可选的，若所述数据访问请求为数据写请求，则所述根据所述地址信息完成所述寄存器数据的访问操作后跳转至同步信息域状态，包括：
11、控制寄存器处于低电平，并控制所述从机跳转至主机数据状态；
12、在所述主机数据状态下，通过所述复用信号线根据所述地址信息完成所述寄存器数据的写入操作后跳转至第一总线切换状态；
13、判断所述总线切换状态下，所述复用信号线是否为高电位；
14、若否，则跳转至同步信息域状态。
15、可选的，若所述数据访问请求为数据写请求，则所述基于所述数据访问请求对所述复用信号线进行赋值处理并控制所述从机恢复至所述idle空闲状态，包括：
16、跳转至tap1_p状态，并在所述tap1_p状态下对所述复用信号线进行赋值处理并控制所述从机恢复至所述idle空闲状态。
17、可选的，若所述数据访问请求为数据读请求，则所述根据所述地址信息完成所述寄存器数据的访问操作后跳转至同步信息域状态，包括：
18、控制寄存器处于高电平，并控制所述从机跳转至第二总线切换状态判断所述总线切换状态下，判断所述复用信号线是否为高电位；
19、若否，则跳转至同步信息域状态。
20、可选的，若所述数据访问请求为数据读请求，则所述基于所述数据访问请求对所述复用信号线进行赋值处理并控制所述从机恢复至所述idle空闲状态，包括：
21、跳转至data_p状态，并在所述data_p状态下读取所述从机通过总线发送的寄存器数据，然后跳转至tap1_p状态；
22、在所述tap1_p状态下，对所述复用信号线进行赋值处理并控制所述从机恢复至所述idle空闲状态。
23、第二方面，本申请公开了一种基于lpc接口通信的从机访问装置，应用于x86处理器，所述从机为fpga或epld逻辑器件，所述装置包括：
24、请求发送模块，用于获取上位机发送的针对寄存器数据的数据访问请求，并基于所述数据访问请求控制所述从机从idle空闲状态进入开始位状态；
25、信号判断模块，用于基于复用信号线的数字信号和电平信号判断所述从机是否成功进入开始位状态，并在成功后进入地址位；
26、数据访问模块，用于存储所述寄存器数据的地址信息，并根据所述地址信息完成所述寄存器数据的访问操作后跳转至同步信息域状态；
27、信号跳转模块，用于在所述同步信息域状态下，基于所述数据访问请求对所述复用信号线进行赋值处理并控制所述从机恢复至所述idle空闲状态。
28、第三方面，本申请公开了一种电子设备，包括：
29、存储器，用于保存计算机程序；
30、处理器，用于执行所述计算机程序以实现前述的基于lpc接口通信的从机访问方法。
31、第四方面，本申请公开了一种计算机可读存储介质，用于保存计算机程序，所述计算机程序被处理器执行时实现前述的基于lpc接口通信的从机访问方法。
32、可见，本申请中，首先获取上位机发送的针对寄存器数据的数据访问请求，并基于所述数据访问请求控制所述从机从idle空闲状态进入开始位状态；基于复用信号线的数字信号和电平信号判断所述从机是否成功进入开始位状态，并在成功后进入地址位；存储所述寄存器数据的地址信息，并根据所述地址信息完成所述寄存器数据的访问操作后跳转至同步信息域状态；在所述同步信息域状态下，基于所述数据访问请求对所述复用信号线进行赋值处理并控制所述从机恢复至所述idle空闲状态。这样一来，通过于x86处理器利用lpc接口可以完成对从机的访问操作，应用场景比较广泛，适合epld或者fpga等从机的使用逻辑，方便移植，能满足不同的数据传输的需要。
本文档来自技高网...【技术保护点】
1.一种基于LPC接口通信的从机访问方法，其特征在于，应用于X86处理器，所述从机为FPGA或EPLD逻辑器件，所述方法包括：
2.根据权利要求1所述的基于LPC接口通信的从机访问方法，其特征在于，所述X86处理器通过LPC总线与所述FPGA或EPLD逻辑器件进行通信。
3.根据权利要求1所述的从机访问方法，其特征在于，所述基于所述数据访问请求控制所述从机从IDLE空闲状态进入开始位状态，包括：
4.根据权利要求1所述的基于LPC接口通信的从机访问方法，其特征在于，若所述数据访问请求为数据写请求，则所述根据所述地址信息完成所述寄存器数据的访问操作后跳转至同步信息域状态，包括：
5.根据权利要求4所述的基于LPC接口通信的从机访问方法，其特征在于，若所述数据访问请求为数据写请求，则所述基于所述数据访问请求对所述复用信号线进行赋值处理并控制所述从机恢复至所述IDLE空闲状态，包括：
6.根据权利要求1所述的基于LPC接口通信的从机访问方法，其特征在于，若所述数据访问请求为数据读请求，则所述根据所述地址信息完成所述寄存器数据的
7.根据权利要求6所述的基于LPC接口通信的从机访问方法，其特征在于，若所述数据访问请求为数据读请求，则所述基于所述数据访问请求对所述复用信号线进行赋值处理并控制所述从机恢复至所述IDLE空闲状态，包括：
8.一种基于LPC接口通信的从机访问装置，其特征在于，应用于X86处理器，所述从机为FPGA或EPLD逻辑器件，所述装置包括：
9.一种电子设备，其特征在于，包括：
10.一种计算机可读存储介质，其特征在于，用于保存计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的基于LPC接口通信的从机访问方法。
...【技术特征摘要】
1.一种基于lpc接口通信的从机访问方法，其特征在于，应用于x86处理器，所述从机为fpga或epld逻辑器件，所述方法包括：
2.根据权利要求1所述的基于lpc接口通信的从机访问方法，其特征在于，所述x86处理器通过lpc总线与所述fpga或epld逻辑器件进行通信。
3.根据权利要求1所述的从机访问方法，其特征在于，所述基于所述数据访问请求控制所述从机从idle空闲状态进入开始位状态，包括：
4.根据权利要求1所述的基于lpc接口通信的从机访问方法，其特征在于，若所述数据访问请求为数据写请求，则所述根据所述地址信息完成所述寄存器数据的访问操作后跳转至同步信息域状态，包括：
5.根据权利要求4所述的基于lpc接口通信的从机访问方法，其特征在于，若所述数据访问请求为数据写请求，则所述基于所述数据访问请求对所述复用信号线进行赋值处理并控制所述从机恢复...
【专利技术属性】
技术研发人员：赵前程，赵鑫鑫，高晨，姜凯，
申请(专利权)人：山东浪潮科学研究院有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。