System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 三层堆叠式图像传感器及其制造方法技术_技高网

三层堆叠式图像传感器及其制造方法技术

技术编号:41526932 阅读:3 留言:0更新日期:2024-06-03 23:01
发明专利技术构思提供了其中降低了贯通电极与垫之间的未对准并且降低了相邻垫之间的耦合噪声的三层堆叠式图像传感器及其制造方法。三层堆叠式图像传感器包括:上部芯片,包括以二维阵列结构布置的像素和第一布线层,每个像素包括光电二极管、传输栅极和浮置扩散区域;中间芯片,包括与每个像素对应的源极跟随器栅极、选择栅极和复位栅极、第一硅层以及第二布线层;以及下部芯片,包括图像传感器处理器、第三布线层和第二硅层,从第二布线层延伸穿过第一硅层的贯通电极的上部部分的剖面具有倒梯形结构。

【技术实现步骤摘要】

专利技术构思涉及图像传感器,具体地,涉及具有三层堆叠结构的图像传感器以及制造该图像传感器的方法。


技术介绍

1、随着电子工业的高度发展,图像传感器的尺寸已经逐渐减小,并且已经进行了用于满足图像传感器的高集成度需求的各种研究。通常,图像传感器(例如,互补金属氧化物半导体(cmos)图像传感器(cis))可以包括像素区域和逻辑区域。在像素区域中,多个像素可以以二维阵列结构布置,并且构成像素的单位像素可以包括光电二极管和像素晶体管。另外,在逻辑区域中,可以布置被配置为处理来自像素区域的像素信号的逻辑装置。近来,为了cis的高集成度,已经开发了具有其中像素区域和逻辑区域形成在各个芯片中并进行堆叠的堆叠结构的cis。


技术实现思路

1、专利技术构思提供了其中使贯通电极与垫之间的未对准最小化或减少并且防止或减少相邻垫之间的耦合噪声的发生的三层堆叠式图像传感器以及制造该三层堆叠式图像传感器的方法。

2、另外,专利技术构思的技术思路要解决的问题不限于上述问题,并且本领域普通技术人员可以通过下面的描述清楚地理解其他问题。

3、根据专利技术构思的一些方面,提供了一种三层堆叠式图像传感器,所述三层堆叠式图像传感器包括:上部芯片,包括以二维阵列结构布置的多个像素和设置在所述多个像素下方的第一布线层,所述多个像素中的每个像素包括光电二极管(pd)、传输栅极(tg)和浮置扩散(fd)区域;中间芯片,包括与所述多个像素中的每个像素对应的源极跟随器栅极(sf)、选择栅极(sel)和复位栅极(rg)、在其上部部分处的第一硅层以及在其下部部分处的第二布线层;以及下部芯片,包括图像传感器处理器(isp)、在其上部部分处的第三布线层和在其下部部分处的第二硅层,其中,上部芯片、中间芯片和下部芯片从顶部顺序地堆叠,第一布线层的第一垫和中间芯片的上垫彼此键合,第二布线层的第二垫和第三布线层的第三垫彼此键合,上垫设置在从第二布线层延伸穿过第一硅层的贯通电极上,并且贯通电极的上部部分的剖面具有倒梯形结构。

4、根据专利技术构思的一些方面,提供了一种三层堆叠式图像传感器,所述三层堆叠式图像传感器包括:第一芯片,设置在顶部处,并且包括光电二极管(pd)、传输栅极(tg)、浮置扩散(fd)区域和第一布线层;第二芯片,设置在中间位置处,并且包括源极跟随器栅极(sf)、选择栅极(sel)、复位栅极(rg)和第二布线层;以及第三芯片,设置在底部处,并且包括图像传感器处理器(isp)和第三布线层,其中,第二芯片包括在第二布线层上的硅层、在硅层上的上垫和从第二布线层延伸穿过硅层并连接到上垫的贯通电极,第一布线层的第一垫和上垫彼此键合,第二布线层的第二垫和第三布线层的第三垫彼此键合,并且键合到上垫的贯通电极的上部部分的剖面具有倒梯形结构。

5、根据专利技术构思的一些方面,提供了一种三层堆叠式图像传感器,所述三层堆叠式图像传感器包括:上部芯片,包括布置成二维阵列结构的多个像素、设置所述多个像素下方的第一布线层以及设置在所述多个像素中的每个像素上的滤色器和微透镜,所述多个像素中的每个像素包括光电二极管(pd)、传输栅极(tg)和浮置扩散(fd)区域;中间芯片,包括与所述多个像素中的每个像素对应的源极跟随器栅极(sf)、选择栅极(sel)和复位栅极(rg)、在其上部部分处的第一硅层和上绝缘层、以及在其下部部分处的第二布线层;以及下部芯片,包括图像传感器处理器(isp)、在其上部部分处的第三布线层和在其下部部分处的第二硅层,其中,中间芯片包括从第二布线层延伸穿过第一硅层和上绝缘层的贯通电极以及在贯通电极上的上垫,上部芯片、中间芯片和下部芯片从顶部顺序地堆叠,第一布线层的第一垫和上垫彼此键合,第二布线层的第二垫和第三布线层的第三垫彼此键合,并且贯通电极的与上绝缘层对应的部分的剖面具有倒梯形结构。

6、根据专利技术构思的一些方面,提供了一种制造三层堆叠式图像传感器的方法,所述方法包括:在第一晶圆中形成第一布线层和第一垫;在第二晶圆中形成第二布线层和第二垫;将第一晶圆和第二晶圆彼此键合,使得第一垫和与其对应的第二垫彼此键合;减薄第二晶圆的第一硅层;形成从第二布线层延伸穿过第一硅层的贯通电极和贯通电极上的上垫;在第三晶圆中形成第三布线层和第三垫;将第二晶圆和第三晶圆键合,使得第三垫和与其对应的上垫彼此键合;减薄第三晶圆的第二硅层;以及在第二硅层上形成滤色器和微透镜,其中,键合到上垫的贯通电极具有倒梯形结构。

本文档来自技高网...

【技术保护点】

1.一种三层堆叠式图像传感器,所述三层堆叠式图像传感器包括:

2.根据权利要求1所述的三层堆叠式图像传感器,其中,贯通电极将上垫连接到第二布线层的第一布线,上垫结合到与浮置扩散区域连接的第一垫,第二布线层的第一布线连接到源极跟随器栅极。

3.根据权利要求1所述的三层堆叠式图像传感器,其中,

4.根据权利要求3所述的三层堆叠式图像传感器,所述三层堆叠式图像传感器还包括在贯通电极与第一硅层之间以及在贯通电极与上绝缘层之间的侧壁绝缘层。

5.根据权利要求4所述的三层堆叠式图像传感器,其中,贯通电极与第一硅层之间的侧壁绝缘层比贯通电极与上绝缘层之间的侧壁绝缘层厚。

6.根据权利要求1所述的三层堆叠式图像传感器,所述三层堆叠式图像传感器还包括:

7.根据权利要求6所述的三层堆叠式图像传感器,所述三层堆叠式图像传感器还包括与上垫分离并且在上垫的两侧的第二屏蔽导电层,

8.根据权利要求1所述的三层堆叠式图像传感器,其中,

9.一种三层堆叠式图像传感器,所述三层堆叠式图像传感器包括:

10.根据权利要求9所述的三层堆叠式图像传感器,其中,

11.根据权利要求10所述的三层堆叠式图像传感器,所述三层堆叠式图像传感器还包括在贯通电极与硅层之间以及在贯通电极与上绝缘层之间的侧壁绝缘层,

12.根据权利要求9所述的三层堆叠式图像传感器,所述三层堆叠式图像传感器还包括:

13.一种三层堆叠式图像传感器,所述三层堆叠式图像传感器包括:

14.根据权利要求13所述的三层堆叠式图像传感器,所述三层堆叠式图像传感器还包括:

15.一种制造三层堆叠式图像传感器的方法,所述方法包括以下步骤:

16.根据权利要求15所述的方法,其中,

17.根据权利要求15所述的方法,其中,形成贯通电极和贯通电极上的上垫的步骤包括:

18.根据权利要求15所述的方法,其中,在形成贯通电极和在贯通电极上的上垫的步骤中,

19.根据权利要求15所述的方法,其中,在形成第三布线层和第三垫的步骤中,

20.根据权利要求15所述的方法,其中,上垫连接到第二布线层的第一布线,上垫键合到与浮置扩散区域连接的第一垫,第二布线层的第一布线经由贯通电极连接到源极跟随器栅极。

...

【技术特征摘要】

1.一种三层堆叠式图像传感器,所述三层堆叠式图像传感器包括:

2.根据权利要求1所述的三层堆叠式图像传感器,其中,贯通电极将上垫连接到第二布线层的第一布线,上垫结合到与浮置扩散区域连接的第一垫,第二布线层的第一布线连接到源极跟随器栅极。

3.根据权利要求1所述的三层堆叠式图像传感器,其中,

4.根据权利要求3所述的三层堆叠式图像传感器,所述三层堆叠式图像传感器还包括在贯通电极与第一硅层之间以及在贯通电极与上绝缘层之间的侧壁绝缘层。

5.根据权利要求4所述的三层堆叠式图像传感器,其中,贯通电极与第一硅层之间的侧壁绝缘层比贯通电极与上绝缘层之间的侧壁绝缘层厚。

6.根据权利要求1所述的三层堆叠式图像传感器,所述三层堆叠式图像传感器还包括:

7.根据权利要求6所述的三层堆叠式图像传感器,所述三层堆叠式图像传感器还包括与上垫分离并且在上垫的两侧的第二屏蔽导电层,

8.根据权利要求1所述的三层堆叠式图像传感器,其中,

9.一种三层堆叠式图像传感器,所述三层堆叠式图像传感器包括:

10.根据权利要求9所述的三层堆叠式图像...

【专利技术属性】
技术研发人员:权杜原蒋玟澔林京太金度延李海晶
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1