【技术实现步骤摘要】
本专利技术涉及半导体器件，尤其涉及一种超低亚阈值摆幅的晶体管及其制备方法。
技术介绍
1、以si基金属氧化物半导体（cmos）器件进入3nm以下工艺节点时，亚阈值摆幅（subthreshold swing,ss）通常会增加，因为在这么小的尺寸下，量子效应会变得更加显著，导致电子通过量子隧穿效应穿越能垒，从而增加了亚阈值摆幅。此外，随着尺寸的减小，晶体管的电荷储存能力也会减小，这意味着更多的电子将能够穿过能垒，从而增加了亚阈值摆幅。亚阈值摆幅是衡量晶体管开启与关断状态之间相互转换速率的性能指标，它代表源漏电流变化十倍所需要栅电压的变化量，又称为s因子，s越小意味着开启关断速率越快。过高的亚阈值摆幅会导致晶体管在亚阈值电压下产生大量的漏电流，增加功耗，同时也会影响晶体管的稳定性和可靠性。因此，降低亚阈值摆幅可以帮助降低功耗、提高晶体管的稳定性和可靠性。
2、基于铁电材料极化翻转的负电容晶体管，将具有负微分电容效应的铁电材料集成到晶体管的栅介质中，当栅极电压控制铁电层的铁电畴翻转时，类似于给栅电容串联了一个负电容，可放大沟道表面势，从而实现亚阈斜率突破玻尔兹曼极限，使得制备超低功耗cmos器件成为可能。适度掺杂的hf基氧化物铁电材料包括zr:hfo2、y:hfo2、si:hfo2、al:hfo2 和la:hfo2 等，具有铁电性且能够与cmos工艺完全兼容，适合应用于制备超低功耗cmos器件。其中，zr掺杂的hfo2薄膜（hfzro2,hzo），集成到cmos器件最为有利，因为zro2与hfo2有相似的化学和物理性质以及低
3、但是，hzo铁电材料不稳定的极化行为和不充足的极化强度，仍是hzo应用于制备超低功耗cmos器件所面临的挑战。
技术实现思路
1、有鉴于此，本专利技术提出了一种超低亚阈值摆幅的晶体管及其制备方法，以提高器件性能的稳定性和可靠性，最终获得高速低功耗、高电流通断比以及优良短沟特性的cmos器件。
2、本专利技术的技术方案是这样实现的：一方面，本专利技术提供了一种超低亚阈值摆幅的晶体管，所述晶体管由下至上依次设置有：
3、衬底层，所述衬底层包括硅基衬底、锗基衬底或iii-v族化合物半导体衬底；
4、铁电层，所述铁电层为hfo2-zro2超晶格薄膜；
5、介电层，所述介电层作为铁电层与半导体层之间的电容匹配层；
6、半导体层，所述半导体层包括过渡金属硫族化合物；
7、以及源漏电极。
8、硅基衬底和锗基衬底是在半导体器件制备中常用的两种基底材料，硅基衬底和锗基衬底在半导体器件制备中各有优势，可以根据具体的器件要求和应用场景选择合适的基底材料。硅基衬底的生产成本相对较低，适合大规模生产，硅基衬底的加工和制备工艺相对成熟，易于控制和操作；硅基衬底与许多半导体材料（如硅、氮化硅等）具有较好的晶格匹配性，有利于生长高质量的晶体层；硅基衬底适用于集成电路等高集成度器件的制备。锗基衬底与iii-v族化合物半导体材料（如gaas、inp等）具有较好的晶格匹配性，有利于生长高质量的iii-v族化合物半导体层；锗基衬底具有较高的电子迁移率和较小的电阻，有利于提高器件的性能和速度；锗基衬底对红外光有较好的透射性能，适用于红外探测器等器件的制备。
9、iii-v族化合物半导体材料是指由iii族元素（如镓、铟、铝等）和v族元素（如砷、磷、氮等）组成的化合物，具有优良的电子和光电性能，被广泛应用于高性能电子器件、光电器件和光电子器件中。常见的iii-v族化合物包括gaas、inp、gan等。
10、在晶体管器件中，iii-v族化合物半导体衬底可以作为晶体生长的基底，支撑着上面的半导体层的生长，有利于形成高质量的晶体结构；iii-v族化合物半导体衬底与上面的iii-v族化合物半导体材料有较好的晶格匹配性，有利于减小晶格失配引起的缺陷，提高器件性能；iii-v族化合物半导体衬底可以提供更好的电子传输性能、较高的电子迁移率和较小的电阻，有利于提高晶体管器件的性能和工作稳定性。
11、在以上技术方案的基础上，优选的，所述hfo2-zro2超晶格薄膜由hfo2/zro2/hfo2叠层薄膜或zro2/hfo2/zro2叠层薄膜循环堆叠得到，循环次数为3～6次，所述铁电层的厚度为6~12nm。
12、hfo2与zro2各叠层厚度设计确保各层能分别形成完整一元金属氧化物薄膜晶粒；hfo2与zro2的热膨胀系数不同，不同于hf/zr混合生长氧化物晶粒形成过程中由于元素非均匀分布产生的氧空位与缺陷而造成的铁电特性退化，周期排列的hfo2-zro2薄膜层内晶粒生长稳定，层间应力促进hfo2与zro2铁电相生成的同时，抑制界面hf/zr混合氧化物的生产，提高叠层薄膜整体铁电晶格稳定性和抗疲劳特性。
13、在以上技术方案的基础上，优选的，所述hfo2/zro2/hfo2或叠层薄膜的层数为4/12/4或5/10/5，每一层的厚度为0.095~0.105nm。
14、沉积一个层数为4/12/4的hfo2/zro2/hfo2叠层薄膜的循环为：依次沉积4层hfo2、12层zro2、4层hfo2，每一个原子层的厚度为0.1nm，一个循环沉积的厚度为2nm，沉积10nm厚的hfo2/zro2/hfo2超晶格薄膜需要5个循环。
15、沉积一个层数为4/12/4的zro2/hfo2/zro2叠层薄膜的循环为：依次沉积4层zro2、12层hfo2、4层zro2，每一个原子层的厚度为0.1nm，一个循环沉积的厚度为2nm，沉积10nm厚的hfo2/zro2/hfo2超晶格薄膜需要5个循环。
16、沉积一个层数为5/10/5的hfo2/zro2/hfo2叠层薄膜的循环为：依次沉积5层hfo2、10层zro2、5层hfo2，每一个原子层的厚度为0.1nm，一个循环沉积的厚度为2nm，沉积10nm厚的hfo2/zro2/hfo2超晶格薄膜需要5个循环。
17、沉积一个层数为5/10/5的zro2/hfo2/zro2叠层薄膜的循环为：依次沉积5层zro2、10层hfo2、5层zro2，每一个原子层的厚度为0.1nm，一个循环沉积的厚度为2nm，沉积10nm厚的hfo2/zro2/hfo2超晶格薄膜需要5个循环。
18、对于zr掺杂氧化铪铁电薄膜而言，晶粒的表面积-体积比（相对表面积）通过影响表面能的大小从而对薄膜的物理特性具有显著的影响，而影响表面积-体积比的一个重要因素即为厚度，对于 hfo2-zro2超晶格铁电薄膜而言，不同超晶格结构的铁电薄膜中，每一层hfo2或者zro2的厚度均有差异，因此不同超晶格结构的薄膜具有不同的铁电特性。
19、将晶格常数差异很小的两种材料轮流生长而成的多层薄膜结本文档来自技高网...
【技术保护点】
1.一种超低亚阈值摆幅的晶体管，其特征在于：所述晶体管由下至上依次设置有：
2.如权利要求1所述的超低亚阈值摆幅的晶体管，其特征在于：所述HfO2-ZrO2超晶格薄膜由HfO2/ZrO2/HfO2叠层薄膜或ZrO2/HfO2/ZrO2叠层薄膜循环堆叠得到，循环次数为3～6次，所述铁电层的厚度为6~12nm。
3.如权利要求2所述的超低亚阈值摆幅的晶体管，其特征在于：所述HfO2/ZrO2/HfO2或ZrO2/HfO2/ZrO2叠层薄膜的层数为4/12/4或5/10/5，每一层的厚度为0.095~0.105nm。
4.如权利要求1所述的超低亚阈值摆幅的晶体管，其特征在于：所述硅基衬底为重掺杂P型Si片，电阻率为0.005Ωcm。
5.如权利要求1所述的超低亚阈值摆幅的晶体管，其特征在于：所述介电层为Al2O3，厚度为1~3nm。
6.如权利要求1所述的超低亚阈值摆幅的晶体管，其特征在于：所述半导体层为少层MoS2薄片，所述少层MoS2薄片颜色为紫色，所述半导体层的厚度为5~10 nm。
7.如权利要求1所述的超
8.如权利要求1~7任意一项所述的超低亚阈值摆幅的晶体管的制备方法，其特征在于：包括以下步骤：
9.如权利要求8所述的超低亚阈值摆幅的晶体管的制备方法，其特征在于：步骤S4具体包括：
10.如权利要求8所述的超低亚阈值摆幅的晶体管的制备方法，其特征在于：步骤S5具体包括：
...【技术特征摘要】
1.一种超低亚阈值摆幅的晶体管，其特征在于：所述晶体管由下至上依次设置有：
2.如权利要求1所述的超低亚阈值摆幅的晶体管，其特征在于：所述hfo2-zro2超晶格薄膜由hfo2/zro2/hfo2叠层薄膜或zro2/hfo2/zro2叠层薄膜循环堆叠得到，循环次数为3～6次，所述铁电层的厚度为6~12nm。
3.如权利要求2所述的超低亚阈值摆幅的晶体管，其特征在于：所述hfo2/zro2/hfo2或zro2/hfo2/zro2叠层薄膜的层数为4/12/4或5/10/5，每一层的厚度为0.095~0.105nm。
4.如权利要求1所述的超低亚阈值摆幅的晶体管，其特征在于：所述硅基衬底为重掺杂p型si片，电阻率为0.005ωcm。
5.如权利要求1所述的超低亚阈值...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。