【技术实现步骤摘要】
本专利技术涉及微电子，具体涉及一种带隙基准电路。
技术介绍
1、带隙基准电路是现代模拟集成电路、数模混合集成电路的重要模块，其性能特性直接影响整个电路的性能，这就要求带隙基准电路的电源抑制比较高，性能足够稳定。
2、图1为一种传统的带隙基准电路结构，其原理是将具有正温度系数和负温度系数的电压让其以适当的权重相加，从而得到温度系数很小，甚至没有温度系数的电压。其中，负温度系数电压由双极型晶体管的基极-发射极电压产生，正温度系数电压由工作在不同电流密度的两个双极型晶体管产生，其结电压vbe的差值δvbe就表现出正温度系数。其中，电阻r1、r2和r4采用相同的材料，双极型晶体管t1和t2的发射极面积之比为m:1，忽略双极型晶体管的电流增益β的影响，则t1和t2的基极-发射极电压之差可以表示为：由于运放的钳位，则节点vx和vy的电压相等，则流过电阻r3的电流可以表示为：
3、
4、原理图左侧共射极放大电路主要是提供电流ix，该电流ix是具有负温度系数的微调电流，主要是对带隙电压vbg进行高阶修调。因此带隙基准电压大致可以表示为：
5、由于双极型晶体管的基极-发射极电压vbe并不随温度线性变化，vbe中存在温度一阶相关项和高阶相关项。因此，传统的一阶带隙基准电路输出电压具有高温度系数的缺点，使得传统的一阶带隙基准电路在高精度系统中的应用受到了很大的限制。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术提供一种带有高阶补偿的带隙基准电路
2、为实现上述目的以及其他目的，本专利技术提供一种带隙基准电路，包括：
3、带隙基准核模块，输出带隙电压，所述带隙电压包括温度一阶相关项和温度高阶相关项；
4、高阶修调模块，与带隙基准核模块连接，输出具有负温度系数的微调电流以对所述温度高阶相关项进行修调；
5、启动模块，与所述高阶修调模块连接，用于启动所述带隙基准核模块，并在所述带隙基准核模块启动后处于断开状态。
6、于本专利技术一实施例中，所述带隙基准电路还包括：
7、放大模块，与所述带隙基准核模块连接，对带隙基准核模块中的差分电压进行放大以及为带隙基准核模块提供电流。
8、于本专利技术一实施例中，所述带隙基准核模块包括：第一电容、第二电容、第一电阻、第二电阻、第三电阻、第四电阻、第一晶体管、第二晶体管和放大器，第一电容并联于放大器的反相输入端与输出端之间，放大器的输出端接一电压，第一电阻与第四电阻串联连接后并联于放大器的输出端与反相输入端之间，第二电阻并联于放大器的输出端与正相输入端之间，第二电容与第二电阻关联连接，放大器的反相输入与第三电阻的一端连接，第三电阻的另一端与第一晶体管的发射极连接，第一晶体管的基极、集电极接地，放大器的正相输入端与第二晶体管的发射极连接，第二晶体管的基极、集电极接地。
9、于本专利技术一实施例中，所述修调模块包括第五电阻、第六电阻、第七电阻、第八电阻、第三晶体管；第七电阻的一端、第五电阻的一端接电源电压，第七电阻的另一端与第八电阻的一端连接，第八电阻的另一端接地；第五电阻的另一端与第三晶体管的集电极、放大器的反相输入端连接，第三晶体管的发射极与第六电阻的一端连接，第六电阻的另一端接地，第三晶体管的基极连接于第七电阻与第八电阻的连接端。
10、于本专利技术一实施例中，所述第一电阻为可调电阻。
11、于本专利技术一实施例中，所述第五电阻为可调电阻。
12、于本专利技术一实施例中，所述放大模块包括：第一放大单元、第二放大单元、第三放大单元、第四放大单元；
13、第一放大单元包括：第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第一mos管、第二mos管、第四晶体管、第三电容，第一mos管的基极与放大器的反相输入端连接，第二mos管的基极与放大器的正相输入端连接，第一mos管的漏极与第二mos管的漏极经第十三电阻接地，第一mos管的源极与第十电阻的一端连接，第二mos管的源极与第十一电阻的一端连接，第十电阻的另一端、第十一电阻的另一端分别与第九电阻的一端连接，第九电阻的另一端与第四晶体管的漏极连接，第四晶体管的源极接地，第四晶体管的基极与漏极连接；第十二电阻的一端与第一mos管的源极连接，第十二电阻的另一端与第三电容的一端连接，第三电容的另一端与第二mos管的源极连接；
14、第二放大单元包括：第三mos管、第四mos管、第五晶体管、第六晶体管、第七晶体管、第十四电阻、第十六电阻、第四电容；第五晶体管的基极与第一mos管的源极连接，第六晶体管的基极与第二mos管的源极连接，第五晶体管的发射极、第六晶体管的发射极分别与第七晶体管的集电极连接，第七晶体管的发射极经第十六电阻接地，第七晶体管的基极与第四晶体管的基极连接，第五晶体管的集电极与第三mos管的漏极连接，第六晶体管的集电极与第四mos管的漏极连接，第三mos管的源极与第四mos管的源极接电源电压，第三mos管的栅极与第四mos管的栅极连接后与第三mos管的漏极连接，第四电容与第十四电阻串联连接后并联于第五晶体管的集电极与第六晶体管的集电极之间；
15、第三放大单元包括：第五mos管、第六mos管、第十一mos管、第十二mos管，第五mos管的栅极与第六晶体管的集电极连接，第六mos管的栅极与第五晶体管的集电极连接，第五晶体管的发射极、第六晶体管的发射极分别接电源电压，第五mos管的漏极与第十一mos管的漏极连接，第十一晶体管的源极接地，第六mos管的漏极与第十二mos管的漏极连接，第十二晶体管的源极接地，第十一mos管的漏极与栅极连接，第十二mos管的漏极与栅极连接；
16、第四放大单元包括：第七mos管、第八mos管、第九mos管、第十mos管、第十三mos管、第十四mos管；第七mos管的栅极、第八mos管的栅极、第九mos管的栅极、第十mos管的栅极连接，第七mos管的源极、第八mos管的源极接电源电压，第七mos管的漏极与第九mos管的源极连接，第九mos管的漏极分别与栅极连接，第九mos管的漏极与第十三mos管的漏极连接，第十三mos管的栅极与第十二mos管的栅极连接，第八mos管的漏极与第十mos管的源极连接，第十mos管的漏极与第十四mos管的漏极连接，第十四mos管的源极接地，第十四mos管的栅极与第十一mos管的栅极连接。
17、于本专利技术一实施例中，所述放大模块还包括：反馈单元，所述反馈单元包括：第十五电阻和第五电容；第十五电阻与第五电容串联连接后连接于第十mos管的漏极与第六晶体管的集电极之间。
18、于本专利技术一实施例中，所述放大模块还包括：第五放大单元，第五放大单元的输入端与所述第四放大单元的输出端连接，第五放大单元的输出端与带隙基准核模块连接；所述第五放大单元包括：第十五mos管、第十七电阻、第六电容，所述第十七电阻与第六电容串联连接后并联于第十五mos管的漏极与栅极之间，第十五mo本文档来自技高网...
【技术保护点】
1.一种带隙基准电路，其特征在于，包括：
2.根据权利要求1所述的带隙基准电路，其特征在于，所述带隙基准电路还包括：
3.根据权利要求2所述的带隙基准电路，其特征在于，所述带隙基准核模块包括：第一电容、第二电容、第一电阻、第二电阻、第三电阻、第四电阻、第一晶体管、第二晶体管和放大器，第一电容并联于放大器的反相输入端与输出端之间，放大器的输出端接一电压，第一电阻与第四电阻串联连接后并联于放大器的输出端与反相输入端之间，第二电阻并联于放大器的输出端与正相输入端之间，第二电容与第二电阻关联连接，放大器的反相输入与第三电阻的一端连接，第三电阻的另一端与第一晶体管的发射极连接，第一晶体管的基极、集电极接地，放大器的正相输入端与第二晶体管的发射极连接，第二晶体管的基极、集电极接地。
4.根据权利要求3所述的带隙基准电路，其特征在于，所述修调模块包括第五电阻、第六电阻、第七电阻、第八电阻、第三晶体管；第七电阻的一端、第五电阻的一端接电源电压，第七电阻的另一端与第八电阻的一端连接，第八电阻的另一端接地；第五电阻的另一端与第三晶体管的集电极、放大器的反相输入端连
5.根据权利要求4所述的带隙基准电路，其特征在于，所述第一电阻为可调电阻。
6.根据权利要求4所述的带隙基准电路，其特征在于，所述第五电阻为可调电阻。
7.根据权利要求2所述的带隙基准电路，其特征在于，所述放大模块包括：第一放大单元、第二放大单元、第三放大单元、第四放大单元；
8.根据权利要求7所述的带隙基准电路，其特征在于，所述放大模块还包括：反馈单元，所述反馈单元包括：第十五电阻和第五电容；第十五电阻与第五电容串联连接后连接于第十MOS管的漏极与第六晶体管的集电极之间。
9.根据权利要求7所述的带隙基准电路，其特征在于，所述放大模块还包括：第五放大单元，第五放大单元的输入端与所述第四放大单元的输出端连接，第五放大单元的输出端与带隙基准核模块连接；所述第五放大单元包括：第十五MOS管、第十七电阻、第六电容，所述第十七电阻与第六电容串联连接后并联于第十五MOS管的漏极与栅极之间，第十五MOS管的源极接电源电压，第十五MOS管的漏极与放大器的输出端连接。
10.根据权利要求8所述的带隙基准电路，其特征在于，所述启动模块包括：第十八电阻、第八晶体管、第九晶体管，所述第九晶体管的基极、集电极分别与第八晶体管的基极连接，第八晶体管的发射极与第三晶体管的基极连接，第九晶体管的发射极接地，第八晶体管的集电极与第十MOS管的漏极连接，第九晶体管的集电极与第十八电阻的一端连接，第十八电阻的另一端接电源电压。
...【技术特征摘要】
1.一种带隙基准电路，其特征在于，包括：
2.根据权利要求1所述的带隙基准电路，其特征在于，所述带隙基准电路还包括：
3.根据权利要求2所述的带隙基准电路，其特征在于，所述带隙基准核模块包括：第一电容、第二电容、第一电阻、第二电阻、第三电阻、第四电阻、第一晶体管、第二晶体管和放大器，第一电容并联于放大器的反相输入端与输出端之间，放大器的输出端接一电压，第一电阻与第四电阻串联连接后并联于放大器的输出端与反相输入端之间，第二电阻并联于放大器的输出端与正相输入端之间，第二电容与第二电阻关联连接，放大器的反相输入与第三电阻的一端连接，第三电阻的另一端与第一晶体管的发射极连接，第一晶体管的基极、集电极接地，放大器的正相输入端与第二晶体管的发射极连接，第二晶体管的基极、集电极接地。
4.根据权利要求3所述的带隙基准电路，其特征在于，所述修调模块包括第五电阻、第六电阻、第七电阻、第八电阻、第三晶体管；第七电阻的一端、第五电阻的一端接电源电压，第七电阻的另一端与第八电阻的一端连接，第八电阻的另一端接地；第五电阻的另一端与第三晶体管的集电极、放大器的反相输入端连接，第三晶体管的发射极与第六电阻的一端连接，第六电阻的另一端接地，第三晶体管的基极连接于第七电阻与第八电阻的连接端。
5.根据权利要求4所述的带隙基准电路，其特征在于，所述第一电阻为可调电阻。...
【专利技术属性】
技术研发人员：彭嘉豪，李梁，付东兵，李婷，倪亚波，张勇，
申请(专利权)人：重庆吉芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。