【技术实现步骤摘要】
本专利技术涉及数据处理，尤其涉及一种基于lvds端口的高速异步数据传输方法。
技术介绍
1、目前，空间光学载荷具有功能复杂、在轨寿命久等特点，单一载荷往往由多个载荷单元构成，各载荷单元之间，通常包含1553b数据总线、基于rs-422的串行注入接口以及基于lvds的高速注入端口，为了便于维护以及在轨升级空间光学载荷，要求空间光学载荷具备软件在轨重注的功能，为了解决大数据量的程序传输问题，多采用基于lvds的高速异步端口完成程序重注功能，即光学舱平台通过天地链路接收地面运控中心发送的地面应用数据，空间光学载荷的科学数据转存单元通过以太网接收光学舱平台转发的地面应用数据，科学数据转存单元还通过lvds端口将地面应用数据转发至各载荷单元的处理器，基于lvds的高速异步数据传输的可靠性、稳定性以及正确性对软件重注功能至关重要。而现有技术在高速异步数据传输的过程中存在误码、串码以及传输错误协议帧数据导致执行错误数据注入的问题，浪费数据通道带宽。
技术实现思路
1、本专利技术为解决现有技术在高速异步数据传输的过程中存在的误码、串码以及传输错误的协议帧数据的问题，提供一种基于lvds端口的高速异步数据传输方法，能够避免错误的协议帧数据继续向下级传递，且能够节约数据通道带宽，保证数据注入的正确执行。
2、本专利技术提出的基于lvds端口的高速异步数据传输方法，用于实现载荷单元和科学数据转存单元的高速异步数据传输，载荷单元包括fpga模块和cpu模块，fpga模块和cpu模块之间能进行通
3、s1：科学数据转存单元通过lvds端口持续向fpga模块发送8b/10b编码形式的协议帧数据，fpga模块将高低电平的中心区域作为数据采样点对协议帧数据进行实时同步采样操作，实时移位更新协议帧数据的帧头缓存区；
4、s2：fpga模块判定帧头缓存区是否满足协议约定的帧头信息，若满足协议约定的帧头信息则执行步骤s3，否则fpga模块实时对更新后的帧头缓存区是否满足协议约定的帧头信息进行判定，直至更新后的帧头缓存区满足协议约定的帧头信息，执行步骤s3；
5、s3：fpga模块接收当前协议帧数据，并将当前协议帧数据存入fpga模块的首级缓存中；
6、s4：fpga模块判定当前协议帧数据是否接收完成，若是则执行步骤s5，否则执行步骤s3；
7、s5：fpga模块判定当前协议帧数据是否接收正确，若是则将写入指针指向下一级缓存，执行步骤s6，否则执行步骤s2；
8、s6：fpga模块将当前协议帧数据作为有效数据进行存储，重复步骤s1-s5，实现载荷单元和科学数据转存单元的高速异步数据传输。
9、优选地，协议约定包括依次连接的帧头信息、768字节的数据和帧尾信息，帧头信息为依次连接的六个同步字符和一个起始字符，帧尾信息为一个结尾字符，768字节的数据均为数据码。
10、优选地，在步骤s1中，fpga模块同时产生两路同步时钟和与两路同步时钟反向的两路反向同步时钟，两路同步时钟的频率与8b/10b编码形式的协议帧数据的数据率相同，且相位差为90°，两路同步时钟和两路反向同步时钟对协议帧数据进行四倍采样，实时更新协议帧数据的帧头缓存区。
11、优选地，在步骤s2中，fpga模块判定帧头缓存区是否接收到依次连接的六个同步字符和一个起始字符，若是则直接执行步骤s3，否则fpga模块对实时更新的帧头缓存区是否接收到依次连接的六个同步字符和一个起始字符进行判定，直至实时更新的帧头缓存区接收到依次连接的六个同步字符和一个起始字符，执行步骤s3。
12、优选地，步骤s3具体包括如下步骤：
13、s31：fpga模块采集当前协议帧数据的10bit数据后，通过查询8b/10b解码表将10bit数据解码为8bit单字节数据，同时使接收字节计数器加1，并将8bit单字节数据存入fpga模块的首级缓存中；
14、s32：fpga模块判定8bit单字节数据是否为数据码，若是则执行步骤s4，否则将控制码计数器加1，执行步骤s4。
15、优选地，步骤s4具体包括如下步骤：
16、s41：fpga模块判定是否接收到满足协议约定的结尾字符，若是则执行步骤s5，否则执行步骤s42；
17、s42：fpga模块判定当前协议帧数据的数据长度是否大于协议约定的数据长度，若是则执行步骤s5，否则执行步骤s3。
18、优选地，步骤s5具体包括如下步骤：
19、s51：fpga模块通过接收字节计数器的计数值判定当前协议帧数据的数据长度是否满足协议约定的数据长度，若是则执行步骤s52，否则执行步骤s2；
20、s52：fpga模块通过控制码计数器的计数值判定当前协议帧数据的数据是否发生编解码错误，若是则执行步骤s2，否则执行步骤s6。
21、与现有技术相比，本专利技术能够取得如下有益效果：本专利技术的科学数据转存单元通过lvds端口向fpga模块发送8b/10b编码数据，在有效帧间隔期间，科学数据转存单元连续发送同步字符，保持数据线处于活跃状态，即高低电平交替变化的状态，确保fpga模块利用交替变化的高低电平通过四倍上采样保持稳定的数据采样点，并且，本专利技术判定了科学数据转存单元发送的协议帧数据是否满足协议约定的帧头、帧长及帧尾，以及接收的协议帧数据是否出现编解码错误，且当上述判定信息均满足协议约定时，将当前协议帧数据作为有效数据保留在fpga模块的缓存中，从而保证了协议帧数据的正确接收，且避免了错误帧向下级处理器的传输。同时本专利技术可节约与下级处理器之间通道传输资源，本专利技术可应用于速率、稳定性、可靠性要求较高的高速异步数据传输中，由于本专利技术的载荷单元的fpga模块采取多级缓存机制，因此可缓解下级处理器在数据读取时的压力。
本文档来自技高网...【技术保护点】
1.一种基于LVDS端口的高速异步数据传输方法，用于实现载荷单元和科学数据转存单元的高速异步数据传输，所述载荷单元包括FPGA模块和CPU模块，所述FPGA模块和所述CPU模块之间能进行通信交互，其特征在于，具体包括如下步骤：
2.根据权利要求1所述的基于LVDS端口的高速异步数据传输方法，其特征在于，所述协议约定包括依次连接的帧头信息、768字节的数据和帧尾信息，所述帧头信息为依次连接的六个同步字符和一个起始字符，所述帧尾信息为一个结尾字符，768字节的数据均为数据码。
3.根据权利要求2所述的基于LVDS端口的高速异步数据传输方法，其特征在于，在所述步骤S1中，所述FPGA模块同时产生两路同步时钟和与两路同步时钟反向的两路反向同步时钟，两路同步时钟的频率与8B/10B编码形式的协议帧数据的数据率相同，且相位差为90°，两路同步时钟和两路反向同步时钟对所述协议帧数据进行四倍采样，实时更新协议帧数据的帧头缓存区。
4.根据权利要求3所述的基于LVDS端口的高速异步数据传输方法，其特征在于，在所述步骤S2中，所述FPGA模块判定所述帧头缓存区是否
5.根据权利要求4所述的基于LVDS端口的高速异步数据传输方法，其特征在于，所述步骤S3具体包括如下步骤：
6.根据权利要求5所述的基于LVDS端口的高速异步数据传输方法，其特征在于，所述步骤S4具体包括如下步骤：
7.根据权利要求6所述的基于LVDS端口的高速异步数据传输方法，其特征在于，所述步骤S5具体包括如下步骤：
...【技术特征摘要】
1.一种基于lvds端口的高速异步数据传输方法，用于实现载荷单元和科学数据转存单元的高速异步数据传输，所述载荷单元包括fpga模块和cpu模块，所述fpga模块和所述cpu模块之间能进行通信交互，其特征在于，具体包括如下步骤：
2.根据权利要求1所述的基于lvds端口的高速异步数据传输方法，其特征在于，所述协议约定包括依次连接的帧头信息、768字节的数据和帧尾信息，所述帧头信息为依次连接的六个同步字符和一个起始字符，所述帧尾信息为一个结尾字符，768字节的数据均为数据码。
3.根据权利要求2所述的基于lvds端口的高速异步数据传输方法，其特征在于，在所述步骤s1中，所述fpga模块同时产生两路同步时钟和与两路同步时钟反向的两路反向同步时钟，两路同步时钟的频率与8b/10b编码形式的协议帧数据的数据率相同，且相位差为90°，两路同步时钟和两路反向同步时钟对所述协议帧数据...
【专利技术属性】
技术研发人员：胡雪岩，王永成，肖辉，徐东东，贲广利，罗佺佺，钱进，孙蕴晗，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。