【技术实现步骤摘要】
本专利技术涉及集成电路硬件安全的，尤其涉及一种基于mos栅电容及电容分压结构的物理不可克隆函数电路。
技术介绍
1、物理不可克隆函数(physical unclonable function，puf)是一种物理实体，其输出受到物理特性的影响，使得即使在拥有完全相同工艺和材料的情况下，也难以复制出与原始实体完全相同的副本。这种特性使得物理不可克隆函数在许多安全敏感应用中具有重要的作用，例如身份验证、防伪和防止硬件克隆等。物理不可克隆函数的背景源于对硬件安全性的需求。随着信息技术的发展，硬件的安全性变得越来越重要。硬件设备中的信息不仅涉及到个人隐私，还涉及到国家安全等重要问题。然而，传统的密码学方法难以抵御日益强大的攻击手段，例如量子计算等；因此，需要一种新的方法来提高硬件设备的安全性，物理不可克隆函数正是基于这种需求而产生的。由于其独特的物理特性，使得攻击者难以复制或克隆具有物理不可克隆函数的硬件设备。此外，由于物理不可克隆函数的输出受到物理特性的影响，因此每个硬件设备都具有独特的输出，从而可以用于身份验证和防伪等应用。总之，物理不可克隆函数是一种基于物理特性的安全机制，其背景源于对硬件安全性的需求。随着信息技术的发展，物理不可克隆函数在保护硬件设备中的信息安全方面将发挥越来越重要的作用。
2、现有技术中已经公开了许多传统架构的puf设计，它们具有理想的安全特性，但对于小型化和低成本的使用需求，这一现有设计仍然不是一个可行的解决方案，因为它需要配置额外的电路。其中有基于sram(静态随机存取存储器，static ran
技术实现思路
1、本专利技术实施例提供了一种基于mos栅电容及电容分压结构的物理不可克隆函数电路，旨在解决现有技术中的puf电路所存在的占用面积大的问题。
2、本专利技术实施例公开了一种基于mos栅电容及电容分压结构的物理不可克隆函数电路，其中，包括两组单元阵列及动态比较器；
3、每一所述单元阵列均由多个单元结构组成，且两个所述单元阵列中包含的单元结构的数量相等，每一所述单元结构均由第一开关、第二开关、第一mos电容及第二mos电容组成；
4、所述第一开关的一端接地、另一端连接第一mos电容的第二连接端、第二mos电容的第一连接端及第二开关的一端；所述第一mos电容的第一连接端连接时钟信号输出端；第二mos电容的第二连接端接地，第二开关的另一端作为单元结构的输出端输出一个单元信号；
5、两个所述单元阵列中单元结构的输出端分别连接所述动态比较器的两个输入端；同一时刻，两个所述单元阵列中各一个单元结构的输出端接通并分别输出两个单元信号至所述动态比较器；
6、各所述单元结构中第一开关的控制输入端均连接重置信号输入端。
7、所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其中，所述电路还包括编码器；
8、所述编码器中配置的控制输出端的数量与所述单元阵列中包含的单元结构的数量相等，所述编码器中每一控制输出端同时连接两个所述单元阵列中各一个单元结构的第二开关的控制输入端。
9、所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其中，所述第一mos电容及所述第二mos电容均为基于pmos管结构的mos电容。
10、所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其中，所述mos电容为将pmos管结构中的源漏极及衬底连接到一起得到，源漏极及衬底连接到一起的一端作为所述mos电容的第二连接端。
11、所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其中，各所述单元阵列中包含的单元结构的数量均为2n，其中n为不小于2的整数。
12、所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其中，所述动态比较器包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管、第六pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管及第七nmos管；
13、所述第一pmos管的源极连接所述第二pmos管的源极、所述第三pmos管的源极及所述第四pmos管的源极，且连接点连接稳压电源；所述第三pmos管的漏极连接所述第五pmos管的源极；所述第四pmos管的漏极连接所述第六pmos管的源极；
14、所述第一pmos管的栅极与第二pmos管的栅极及所述第三nmos管的栅极连接，且连接点连接公共时钟输入端；所述第一pmos管的漏极与所述第一nmos管的源极、所述第六pmos管的栅极及第七nmos管的栅极相连接；所述第二pmos管的漏极与所述第二nmos管的源极、第五pmos管的栅极及第四nmos管的栅极相连接；所述第一nmos管的漏极与所述第二nmos管的漏极及所述第三nmos管的源极相连接，所述第三nmos管的漏极接地；
15、所述第一nmos管的栅极及所述第二nmos管的栅极分别作为所述动态比较器的两个输入端；
16、所述第三pmos管的栅极连接所述第五nmos管的栅极、所述第六nmos管的源极、所述第六pmos管的漏极及所述第七nmos管的源极，且连接点作为第一比较输出端；所述第四pmos管的栅极连接所述第六nmos管的栅极、第五pmos管的漏极、第四nmos管的源极及第五nmos管的源极；所述第四nmos管的漏极、所述第五nmos管的漏极、所述第六nmos管的漏极及所述第七nmos管的漏极均接地。
17、所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其中，所述时钟信号输出端输出的时钟信号与所述重置信号输入端输出的重置信号的周期及波形均相同，且时钟信号与重置信号之间相差半个时钟周期。
18、所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其中，所述公共时钟输入端输出的公共时钟信号与所述重置信号的周期相同，所述公共时钟信号中每一周期内高电平的占比大于所述重置信号中每一周期内高电平的占比，所述公共时钟信号中每一周期内高电平的时间段位于所述时钟信号中每一周期内低电平的时间段之内。
19、所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其中，所述时钟信号的采样频率本文档来自技高网...
【技术保护点】
1.一种基于MOS栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，包括两组单元阵列及动态比较器；
2.根据权利要求1所述的基于MOS栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，所述电路还包括编码器；
3.根据权利要求1或2所述的基于MOS栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，所述第一MOS电容及所述第二MOS电容均为基于PMOS管结构的MOS电容。
4.根据权利要求3所述的基于MOS栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，所述MOS电容为将PMOS管结构中的源漏极及衬底连接到一起得到，源漏极及衬底连接到一起的一端作为所述MOS电容的第二连接端。
5.根据权利要求4所述的基于MOS栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，各所述单元阵列中包含的单元结构的数量均为2N，其中N为不小于2的整数。
6.根据权利要求3所述的基于MOS栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，所述动态比较器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMO
7.根据权利要求6所述的基于MOS栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，所述时钟信号输出端输出的时钟信号与所述重置信号输入端输出的重置信号的周期及波形均相同，且时钟信号与重置信号之间相差半个时钟周期。
8.根据权利要求7所述的基于MOS栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，所述公共时钟输入端输出的公共时钟信号与所述重置信号的周期相同，所述公共时钟信号中每一周期内高电平的占比大于所述重置信号中每一周期内高电平的占比，所述公共时钟信号中每一周期内高电平的时间段位于所述时钟信号中每一周期内低电平的时间段之内。
9.根据权利要求8所述的基于MOS栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，所述时钟信号的采样频率为10MHz-1GHz。
10.根据权利要求6所述的基于MOS栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，所述稳压电源的电压为0.9-1.3V。
...【技术特征摘要】
1.一种基于mos栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，包括两组单元阵列及动态比较器；
2.根据权利要求1所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，所述电路还包括编码器；
3.根据权利要求1或2所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，所述第一mos电容及所述第二mos电容均为基于pmos管结构的mos电容。
4.根据权利要求3所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，所述mos电容为将pmos管结构中的源漏极及衬底连接到一起得到，源漏极及衬底连接到一起的一端作为所述mos电容的第二连接端。
5.根据权利要求4所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，各所述单元阵列中包含的单元结构的数量均为2n，其中n为不小于2的整数。
6.根据权利要求3所述的基于mos栅电容及电容分压结构的物理不可克隆函数电路，其特征在于，所述动态比较器包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五...
【专利技术属性】
技术研发人员：关宇斌，赵晓锦，林浩涛，左海彪，罗逸安，
申请(专利权)人：深圳大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。