半导体存储器件和包括该半导体存储器件的电子系统技术方案

技术编号：41423963 阅读：2 留言：0更新日期：2024-05-28 20:23

提供了半导体存储器件和包括该半导体存储器件的电子系统。所述半导体存储器件包括：单元基板，包括第一表面和与所述第一表面相反的第二表面；第一模制堆叠件，包括依次堆叠在所述第一表面上的多个第一栅电极；第二模制堆叠件，包括依次堆叠在所述第一模制堆叠件上的多个第二栅电极；第一沟道结构，在相对于所述第一表面的第一方向上延伸并且与所述多个第一栅电极和所述多个第二栅电极交叉；以及输入/输出焊盘，位于所述第二表面上，其中，所述第一模制堆叠件包括暴露所述第二模制堆叠件的一部分的模制开口，并且所述输入/输出焊盘的至少一部分在所述第一方向上与所述模制开口交叠。

全部详细技术资料下载

【技术实现步骤摘要】

本公开涉及半导体存储器件、用于制造该半导体存储器件的方法和包括该半导体存储器件的电子系统，更具体地，涉及一种包括三维地布置的存储单元的半导体存储器件、一种用于制造该半导体存储器件的方法和一种包括该半导体存储器件的电子系统。

技术介绍

1、由于在电子系统中可能需要能够存储更大容量的数据的半导体存储器件，因此已经研究了能够提高半导体存储器件的数据存储容量的方法。作为一种能够提高半导体存储器件的数据存储容量的方法，已经提出了一种包括三维地布置的存储单元而不是二维地布置的存储单元的半导体存储器件。

技术实现思路

1、本公开的实施例提供了一种具有改进的集成度的半导体存储器件。

2、本公开的实施例提供了一种制造具有改进的集成度的半导体存储器件的方法。

3、本公开的其他实施例提供了一种包括具有改进的集成度的半导体存储器件的电子系统。

4、本公开的实施例不限于上面提及的那些实施例，并且根据以下描述，本领域的技术人员将清楚地理解本公开的在本文中未提及的额外目的。

5、根据本公开的各方面，提供了一种半导体存储器件，所述半导体存储器件包括：单元基板，所述基板包括第一表面和与所述第一表面相反的第二表面；第一模制堆叠件，所述第一模制堆叠件包括依次堆叠在所述第一表面上的多个第一栅电极；第二模制堆叠件，所述第二模制堆叠件包括依次堆叠在所述第一模制堆叠件上的多个第二栅电极；第一沟道结构，所述第一沟道结构在相对于所述第一表面的第一方向上延伸并且与所述多个第一栅电极和所

6、根据本公开的各方面，提供了一种半导体存储器件，所述半导体存储器件包括：外围电路结构；以及单元结构，所述单元结构堆叠在所述外围电路结构上，其中，所述单元结构包括：单元基板，所述单元基板包括面向所述外围电路结构的第一表面和与所述第一表面相反的第二表面；第一模制堆叠件和第二模制堆叠件，所述第一模制堆叠件和所述第二模制堆叠件依次堆叠在所述第一表面上，所述第一模制堆叠件和所述第二模制堆叠件均包括多个栅电极；第一沟道结构，所述第一沟道结构在相对于所述第一表面的第一方向上延伸并且穿过所述第一模制堆叠件和所述第二模制堆叠件；输入/输出焊盘，所述输入/输出焊盘位于所述第二表面上；以及接触插塞，所述接触插塞在所述第一方向上延伸以将所述外围电路结构与所述输入/输出焊盘电连接，其中，所述第一模制堆叠件包括暴露所述第二模制堆叠件的一部分的模制开口，并且其中，所述输入/输出焊盘的至少一部分在所述第一方向上与所述模制开口交叠。

7、根据本公开的各方面，提供了一种用于制造半导体存储器件的方法，所述方法包括：在基底基板上形成包括交替地堆叠的第一模制绝缘层和第一模制牺牲层的第一预备模制件；去除所述第一预备模制件的一部分以形成暴露所述基底基板的至少一部分的模制开口；在所述第一预备模制件上形成包括交替地堆叠的第二模制绝缘层和第二模制牺牲层的第二预备模制件；形成穿过所述第一预备模制件和所述第二预备模制件的第一沟道结构；形成替换所述基底基板的单元基板，所述单元基板包括设置有所述第一沟道结构的第一表面和与所述第一表面相反的第二表面；以及在所述单元基板的所述二表面上形成输入/输出焊盘，其中，所述输入/输出焊盘的至少一部分在与所述第一表面交叉的第一方向上与所述模制开口交叠。

8、根据本公开的各方面，提供了一种电子系统，所述电子系统包括：主板；半导体存储器件，所述半导体存储器件包括依次堆叠的外围电路结构和单元结构，位于所述主板上；以及控制器，所述控制器在所述主板上与所述半导体存储器件电连接，其中，所述单元结构包括：单元基板，所述单元基板包括面向所述外围电路结构的第一表面和与所述第一表面相反的第二表面；第一模制堆叠件和第二模制堆叠件，所述第一模制堆叠件和所述第二模制堆叠件依次堆叠在所述第一表面上，所述第一模制堆叠件和所述第二模制堆叠件均包括多个栅电极；第一沟道结构，所述第一沟道结构在相对于所述第一表面的第一方向上延伸并且穿过所述第一模制堆叠件和所述第二模制堆叠件；以及输入/输出焊盘，所述输入/输出焊盘在所述第二表面上与所述控制器电连接，其中，所述第一模制堆叠件包括暴露所述第二模制堆叠件的一部分的模制开口，并且所述输入/输出焊盘的至少一部分在所述第一方向上与所述模制开口交叠。

本文档来自技高网...

【技术保护点】

1.一种半导体存储器件，所述半导体存储器件包括：

2.根据权利要求1所述的半导体存储器件，其中，所述单元基板包括暴露所述模制开口的至少一部分的基板开口，并且

3.根据权利要求1所述的半导体存储器件，其中，所述第一沟道结构的一端电连接到所述单元基板。

4.根据权利要求3所述的半导体存储器件，其中，所述单元基板包括掺杂有杂质的多晶硅。

5.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括第二沟道结构，所述第二沟道结构在所述第一方向上延伸以穿过所述模制开口，与所述多个第二栅电极交叉。

6.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括：

7.根据权利要求6所述的半导体存储器件，其中，所述接触插塞在所述第一方向上不与所述模制开口交叠。

8.根据权利要求6所述的半导体存储器件，其中，所述接触插塞穿过所述模制开口和所述第二模制堆叠件。

9.根据权利要求1所述的半导体存储器件，其中，所述第一沟道结构在所述第一模制堆叠件与所述第二模制堆叠件之间的边界处具有台阶差。