【技术实现步骤摘要】
本专利技术属于功率半导体领域，主要提出了一种高介质场soi集成器件及其制造方法。
技术介绍
1、soi技术可以用于制造各种半导体器件，包括微处理器、存储器、射频器件等。由于其优异的电气特性和较低的功耗，soi技术在现代集成电路设计中得到广泛应用。其中，应用soi技术的功率soi ldmos器件具有低导通电阻和高击穿电压的优势，适用于射频功率放大器、无线通信设备以及汽车电子等领域。横向器件由于源极、栅极、漏极都在同一表面，soi基横向功率器件的耐压主要由横向的表面电场和纵向的体内电场决定，随着对soildmos器件应用场景的不断发展，要求对该器件的耐压能力进行优化，其中提高纵向耐压能力是该领域的研究重点。
技术实现思路
1、本专利技术所要解决的技术问题是针对现有技术存在的问题，提供一种高介质场soi集成器件及其制造方法。本专利技术通过高能氧离子注入后退火或者键合，形成soi介质层上表面的空穴阻挡岛。介质阻挡岛结构形成空穴阻挡层，有利于空穴捕获，让更多的电场线能够通过介质层指向衬底，实现介质场增强的作用，提高了器件纵向耐压，提高了器件的可靠性。
2、为实现上述专利技术目的，本专利技术技术方案如下：
3、一种高介质场soi集成器件，其器件元胞包括第一导电类型半导体衬底11，第一导电类型半导体外延层12，第一导电类型半导体体区13，第一导电类型源极接触区14，第一导电类型半导体顶层硅15；第二导电类型漂移区21，第二导电类型阱区22，第二导电类型漏极接触区23，第二
4、其中，soi介质层31位于第一导电类型半导体衬底11上方；第一导电类型半导体顶层硅15位于soi介质层上方，第一导电类型半导体外延层12位于第一导电类型半导体顶层硅15上方，第一导电类型半导体体区13位于第一导电类型半导体外延层12顶部，且位于该区域左侧；第二导电类型漂移区21位于第一导电类型半导体外延层12右侧，且顶部左侧边界与第一导电类型半导体体区13顶部右侧边界相邻；第二导电类型阱区22位于第二导电类型漂移区21右侧，第一导电类型源接触区14和第二导电类型源接触区24位于第一导电类型半导体体区13中；第二导电类型漏接触区23位于第二导电类型阱区22中；栅氧化层33位于第一导电类型半导体体区13上方，并且栅氧化层33左端与第二导电类型源接触区24相接触、右端与第二导电类型漂移区21相接触；场氧化层34位于左侧栅氧化层33与右侧第二导电类型漏接触区23之间的第二导电类型漂移区21的上表面；栅多晶硅41覆盖在栅氧化层33的上表面并部分延伸至场氧化层34的上表面；
5、介质阻挡岛32位于soi介质层31的上表面，阻挡岛间隔排列。
6、作为优选方式，soi介质层31由热阻率低的sin介质，或低k材料介质，或氧化硅介质构成。
7、作为优选方式，位于soi介质层31上的介质阻挡岛32在垂直于器件截面方向排布形式可以为分立的或连续的。
8、作为优选方式，位于soi介质层31上的介质阻挡岛32形状为t形、镰刀形、月牙形、鱼鳍形或者矩形。
9、作为优选方式，soi介质层31可以为梯形样貌，其中梯形较短的底位于soi介质层31的左侧，其中梯形较长的底位于soi介质层31的右侧。
10、作为优选方式，器件结构为single resurf的结构、double resurf，tripleresurf结构其中的一种。
11、作为优选方式，除了ldmos器件，该结构还可以用于ligbt。
12、本专利技术还提供一种高介质场soi集成器件的制造方法，包括如下步骤：
13、步骤1：选择soi材料，soi材料包括第一导电类型半导体衬底11，soi介质层31，第一导电类型半导体顶层硅15；在需要形成介质阻挡岛32的部位进行高能氧注入；
14、步骤2：进行热退火，注入的氧离子与硅反应，形成介质阻挡岛32；
15、步骤3：外延硅，形成第一导电类型半导体外延层12；
16、步骤4：离子注入第一导电类型杂质和第二导电类型杂质，推结，形成第一导电类型半导体体区13以及第二导电类型半导体漂移区21；
17、步骤5：离子注入第二导电类型杂质并推结，形成第二导电类型阱区22；
18、步骤6：热氧化生长场氧化层34；
19、步骤7：干氧生长形成栅介质，后淀积多晶硅并刻蚀形成栅氧化层33以及栅多晶硅41；
20、步骤8：离子注入形成第二导电类型漏极接触区23以及第二导电类型源极接触区24；
21、步骤9：淀积氧化层，并刻蚀填充形成源极金属51，栅极金属52，漏极金属53。
22、本专利技术的有益效果为：相比于之前的soi结构，本专利技术提供一种高介质场soi集成器件及其制造方法，在器件关断耐压状态时，soi介质层上表面的介质阻挡岛结构形成空穴阻挡层，有利于空穴捕获，让空穴将更多的电场线能够通过介质层指向衬底，实现介质场增强的作用，提高了器件纵向耐压，提高了器件的可靠性。
本文档来自技高网...【技术保护点】
1.一种高介质场SOI集成器件，其器件元胞包括第一导电类型半导体衬底(11)，第一导电类型半导体外延层(12)，第一导电类型半导体体区(13)，第一导电类型源极接触区(14)，第一导电类型半导体顶层硅(15)；第二导电类型漂移区(21)，第二导电类型阱区(22)，第二导电类型漏极接触区(23)，第二导电类型源极接触区(24)；SOI介质层(31)，介质阻挡岛(32)，栅氧化层(33)，场氧化层(34)；栅多晶硅(41)；源极金属(51)，栅极金属(52)，漏极金属(53)；
2.根据权利要求1所述的一种高介质场SOI集成器件，其特征在于：SOI介质层(31)由热阻率低的SIN介质，或低K材料介质，或氧化硅介质构成。
3.根据权利要求1所述的一种高介质场SOI集成器件，其特征在于：位于SOI介质层(31)上的介质阻挡岛(32)在垂直于器件截面方向排布形式为分立的或连续的。
4.根据权利要求1所述的一种高介质场SOI集成器件，其特征在于：位于SOI介质层(31)上的介质阻挡岛(32)形状为T形、镰刀形、月牙形、鱼鳍形或者矩形。
5.根据
6.根据权利要求1所述的一种高介质场SOI集成器件，其特征在于：器件结构为singleRESURF的结构、double RESURF，triple RESURF结构其中的一种。
7.根据权利要求1所述的一种高介质场SOI集成器件，其特征在于：除了LDMOS器件，该结构还可以用于LIGBT。
8.一种高介质场SOI集成器件的制造方法，其特征在于包括如下步骤：
...【技术特征摘要】
1.一种高介质场soi集成器件，其器件元胞包括第一导电类型半导体衬底(11)，第一导电类型半导体外延层(12)，第一导电类型半导体体区(13)，第一导电类型源极接触区(14)，第一导电类型半导体顶层硅(15)；第二导电类型漂移区(21)，第二导电类型阱区(22)，第二导电类型漏极接触区(23)，第二导电类型源极接触区(24)；soi介质层(31)，介质阻挡岛(32)，栅氧化层(33)，场氧化层(34)；栅多晶硅(41)；源极金属(51)，栅极金属(52)，漏极金属(53)；
2.根据权利要求1所述的一种高介质场soi集成器件，其特征在于：soi介质层(31)由热阻率低的sin介质，或低k材料介质，或氧化硅介质构成。
3.根据权利要求1所述的一种高介质场soi集成器件，其特征在于：位于soi介质层(31)上的介质阻挡岛(32)在垂直于器件截面方向排布形式为...
【专利技术属性】
技术研发人员：唐孝松，吴奇益，
申请(专利权)人：成都市鸟蛋微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。