压电晶体管及其制造方法技术

本发明专利技术公开了一种压电晶体管，其包括诸如半导体衬底之类的衬底。衬底可包括空腔，并且该空腔可被向下蚀刻。压电晶体管可包括以悬臂形式形成在半导体衬底上方的压电材料，并且其可向上和／或向下弹性应变。压电晶体管可包括通过压电效应来电连接至压电材料的金属材料，并且金属布线可对压电材料供应电压。本发明专利技术还公开了所述压电晶体管的制造方法。

【技术实现步骤摘要】

本专利技术涉及一种。更具体地，本专利技术涉及一种 使用压电材料的。
技术介绍
本专利技术的实施例涉及电子器件及其制造方法。本专利技术的一些实施例涉及 一种使用压电材料的。MOSFET (金属氧化物半导体场效应晶体管)结构可能会相对复杂。 MOSFET可包括硅衬底，其中源极区域和漏极区域形成在硅衬底表面的相对 侧，从而源极区域供应电荷并且漏极区域引导电荷排出。MOSFET可包括形 成在位于源极和漏极区域之间的沟道形成区域上方的栅极氧化物膜，还可包 括栅电极。MOSFET可被分类为N沟道MOSFET，并且可包括具有源极和 漏极区域(含有N型半导体材料)的硅衬底(含有P型半导体材料)。MOSFET 还可被分类为P沟道MOSFET，并且可包括具有源极和漏极区域(含有P型 半导体材料)的硅衬底(含有N型半导体材料)。因此，N沟道MOSFET 可包括P型硅衬底，其中N型源极和漏极区域形成在其表面的相对侧；栅 极氧化物膜，形成在位于N型源极和漏极区域之间的沟道形成区域上方；以 及栅电极。可形成用于MOSFET (诸如上文所述的N沟道MOSFET)的沟道。P 型硅衬底可具有位于硅衬底和栅电极之间的栅极氧化物膜。通过对栅电极施 加基本恒定的电压(该电压与阈值电压相比相对较大)，可在沟道形成区域 中形成沟道。然后，源极区域和漏极区'域可被电连接，从而当向源极和漏极 区域施加漏极电压时，电流可在使操作(包括开启和/或关闭操作)能够执行的多个区域之间流动。形成MOSFET可包括多个工艺，例如用于形成源极、漏极和/或栅极的 多个工艺。制造N沟道MOSFET可包括形成氧化物膜，以使P型硅衬底上 的栅电极绝缘。制造工艺还可包括沉积多晶硅层，以形成栅电极。制造N沟 道MOSFET可包括通过光刻来图案化多晶硅层和氧化物膜，以形成栅极氧 化物膜以及栅电极。制造工艺还可包括通过注入杂质离子，来形成缓冲氧化 物膜以及形成N型源极和漏极区域。因此，需要复杂度相对较小、并且相对 可靠、更具成本效率、易于操作和/或规模可变(scalable)的电子器件及其 制造方法。
技术实现思路
本专利技术的实施例涉及一种包括压电材料的压电晶体管。根据实施例，压 电材料可沉积为悬臂形式。在实施例中，压电材料可用作开关，以形成压电 晶体管。根据实施例，压电晶体管可包括诸如半导体衬底之类的衬底。在实施例 中，衬底可包括空腔。空腔可被向下蚀刻。在实施例中，压电材料可以悬臂 形式形成在半导体衬底上方，还可向上和/或向下弹性应变。依照实施例，金 属材料可通过压电效应来电连接至压电材料，并且金属布线(wiring)可对压电材料供应电压。本专利技术的实施例涉及一种压电晶体管的制造方法。根据实施例，压电晶 体管的制造方法可包括在诸如半导体衬底的衬底上方形成空腔。实施例可包 括在空腔的一部分上方沉积和图案化金属材料，并且可包括在空腔和/或图案 化的金属材料上方沉积氧化物膜。根据实施例，压龟材料可沉积在氧化物膜 上方并被图案化，以避免与金属材料连接。实施例可包括在包含压电材料的 衬底上方沉积第二氧化物膜。在实施例中，金属布线可被形成，并对可与半 导体衬底接触的压电材料提供电压。在实施例中，氧化物膜可为相对低温的 氧化物膜。根据本专利技术的实施例，压电晶体管的制造方法可去除用于掩模的图案形 成工艺以及用于形成沟道、源极区域和/或漏极区域的杂质注入工艺。附图说明图1至图9示出根据实施例的压电晶体管的制造工艺。 图IO示出根据实施例来制造的压电晶体管。图11示出根据实施例的具有四角锥(quadrangularpyramid)形状的衬底， 其中单晶衬底在晶向(100)被湿蚀刻。具体实施例方式在本专利技术的实施例中，压电效应可涉及一种现象，即，当将电场施加到 某种材料(例如晶体)时在基本上固定的方向产生机械应变(mechanical strain)。本专利技术的实施例涉及一种配置为使用压电效应的压电晶体管。根据实施 例，如图9的实例所示，压电材料400可以悬臂(cantilever)形式在衬底(诸 如半导体衬底100)上方沉积。金属布线500可连接至压电材料400并可向 压电材料400供应电压。根据实施例，当通过金属布线500对压电材料400 施加电压时，压电材料400可通过压电效应产生机械应变。在实施例中，压 电材料400可通过压电效应产生基本向下的机械应变。如图9所示，金属材料200可沉积在半导体衬底IOO上方，从而当压电 材料400接触金属材料200时，电流可流经金属材料200。根据实施例，金 属材料200可保持在基本导电的状态。在实施例中，通过控制施加到压电材 料400的阈值电压，由压电效应施加的机械应变可使压电材料400能够接触 金属材料200。根据实施例，当基本移除施加于压电材料的电压时，压电材 料可基本返回到初始状态。在实施例中，当基本移除施加到压电材料400的 电压时，基本没有电流可例如通过金属材料200流动。在实施例中，金属材 料(诸如金属材料200)可保持基本断电的状态。根据实施例，压电材料可 包括PZT (锆钛酸铅)和/或钛酸钡。参见图10的实例，本专利技术的实施例涉及一种配置为使用压电效应的压 电晶体管。根据实施例，压电晶体管可包括金属材料200a和200b。在实施 例中，金属材料200a和200b均可作为电接触件，并且可对压电材料400供 应电压以提供电连接。在实施例中，可基本向下施加机械应变，并且压电材 料400可接触金属材料200a和200b，以通过压电效应来固定接触件。因此，在实施例中，通过使接触件能够连接，电流可在接触件之间流动。在实施例 中，当基本消除电压时，压电材料400可基本返回到初始状态，并且金属材料200a和200b可基本电绝缘。因此，通过使用来自压电材料的机械应变， 可基本实现与晶体管相关的功能。本专利技术的实施例涉及一种配置为使用压电效应的压电晶体管的制造方 法。可将电压施加至压电材料(诸如压电材料400)，以确保空间足够用于 通过机械应变使弹性应变(elastic strain)向下。如图1的实例所示，氧化物 膜(诸如氧化物膜IIO)可用作硬掩模并可沉积在衬底(诸如半导体衬底100) 上方。根据实施例，半导体衬底100可为单晶硅。在实施例中，可将第一光 致抗蚀剂120涂抹至氧化物膜110上方，并且可使用光刻和/或蚀刻工艺将其 图案化。根据实施例，可在半导体衬底IOO上方的图案化氧化物膜的上方执行蚀 刻(包括用于各向异性蚀刻的反应离子蚀刻(RIE)和/或湿蚀刻)，以形成 空腔(cavity)。在实施例中，半导体衬底100中的空腔可包括四角锥形式。 图11示出在单晶硅中具有四角锥形式的空腔的衬底(诸如硅晶片之类)， 其可通过在(100)晶向上的湿蚀刻工艺来形成。参见图2的实例，可在具有空腔(可为四角锥形式)的衬底100上方沉 积金属材料(诸如金属材料200)。根据实施例，金属材料200可如图2所 示的方式来形成。在实施例中，可通过使用光刻和/或蚀刻工艺来控制金属材 料200的形状。参见图3的实例，压电材料400的沉积可包括相对低温的氧 化物膜，诸如可用作牺牲层(sacrificial layer)的低温氧化物膜300。根据实 施例，例如可通过化学机械抛光工艺(CMP)来将氧化本文档来自技高网...

【技术保护点】
一种装置，包括：　衬底；　形成在该衬底上方的压电材料；　配置为通过压电效应来电连接至该压电材料的金属材料；以及　配置为对所述压电材料供应电压的金属布线。

【技术特征摘要】
KR 2008-9-11 10-2008-00895871.一种装置，包括衬底；形成在该衬底上方的压电材料；配置为通过压电效应来电连接至该压电材料的金属材料；以及配置为对所述压电材料供应电压的金属布线。2. 根据权利要求l所述的装置，其中所述衬底包括空腔。3. 根据权利要求2所述的装置，其中所述空腔包括四角锥形式。4. 根据权利要求2所述的装置，其中 所述衬底包括单晶硅； 所述空腔被向下蚀刻；以及所述空腔是使用反应离子蚀刻和湿蚀刻工艺中的至少一种工艺来形成的。5. 根据权利要求1所述的装置，其中形成在所述衬底上方的所述压电材 料包括悬臂形式。6. 根据权利要求5所述的装置，其中所述压电材料在向上和向下方向中 的至少一个方向上弹性应变。7. 根据权利要求1所述的装置，其中所述压电材料包括锆钛酸铅和钛酸 钡中的至少一种。8. —种方法，包括如下步骤 在衬底上方形成空腔；在该空腔的至少一部分上方沉积金属材料； 沉积与该金属材料不连接的压电材料；以及 形成配置为对该压电材料施加电压的金属...

【专利技术属性】
技术研发人员：郑恩洙，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]