【技术实现步骤摘要】
本披露一般涉及数据处理。更具体地，本披露涉及一种用于处理脑电数据的加速器、系统及脑机接口芯片。
技术介绍
1、在神经调控和科研领域中，通过使用植入式脑机接口系统对脑电的特殊事件信号进行检测，具有广泛的需求和应用。例如，癫痫是大脑神经元突发性异常放电导致短暂的大脑功能障碍的一种疾病，通过使用植入式脑机接口系统来对脑电信号进行检测，以识别癫痫发作时的异常脑电信号，有利于辅助医护和科研人员对于癫痫病症的研究和诊疗，也有助于实现对异常脑电信号的及时刺激治疗。
2、现有的植入式脑机接口系统中通常采用微控制单元(mcu)来实现脑电信号的处理和检测。采用mcu需要频繁唤醒处理器，而每次唤醒处理器均需要消耗电量，功耗较高、耗电和影响电池寿命。另外，在脑机接口系统的通道越来越多的情况下，mcu算力低，难以满足对脑电信号执行快速傅里叶变换(fft)等复杂算法的计算需求。
技术实现思路
1、为了降低系统功耗，以及满足对脑电数据进行处理的多种算法的计算需求，本披露在多个方面中提出了一种用于处理脑电数据的加速器、用于处理脑电数据的系统及脑机接口芯片方案。
2、在第一方面中，本披露提供一种用于处理脑电数据的加速器，包括：取指单元，用于获取处理脑电数据的指令；译码单元，用于对所述指令进行译码，以得到译码结果，其中所述译码结果包括对所述脑电数据执行计算的计算类型；执行单元，用于根据所述译码结果中的计算类型，使用相应的处理单元对所述脑电数据执行计算，其中所述执行单元包括多个处理单元，所述多个
3、在一些实施例中，所述多个处理单元包括：第一处理单元，用于执行计算类型为实时处理类型的计算；以及第二处理单元，用于执行计算类型为延迟处理类型的计算。
4、在另一些实施例中，所述实时处理类型包括累加、乘累加、绝对值、绝对值累加、线长计算中的至少一种；所述延迟处理类型包括傅里叶变换、傅里叶逆变换、滤波、频域计算、矩阵计算、向量计算、求模、希尔伯特变换、面积计算、积分、均值、绝对值积分、时域频域转换中的至少一种。
5、在又一些实施例中，所述多个处理单元还包括：第三处理单元，包括乘加阵列，用于执行计算类型为阵列类型的计算，或者用于执行计算类型为延迟处理类型的计算。
6、在一些实施例中，所述阵列类型的计算包括卷积计算、多个数取最大值计算、多个数对应相乘计算、数据重排计算中的至少一种。
7、在另一些实施例中，所述译码结果还包括所述脑电数据的数据来源，所述数据来源包括来自存储器、模数转换器以及除所述存储器和所述模数转换器以外的其他来源中的至少一种；所述执行单元还用于根据所述译码结果中的数据来源，将所述数据来源中的所述脑电数据发送至相应计算类型的处理单元中执行计算。
8、在又一些实施例中，所述执行单元还包括：运算控制模块，用于根据所述加速器的功耗状态，控制执行计算的处理单元的计算速度。
9、在一些实施例中，所述加速器的功耗状态基于以下因素中的至少一种来确定：执行计算的处理单元的温度；执行计算的处理单元的电流。
10、在另一些实施例中，控制执行计算的处理单元的计算速度包括以下中的至少一种：控制时钟频率；控制待计算的脑电数据的发送频率。
11、在又一些实施例中，所述第二处理单元包括：延迟处理电路，用于执行所述延迟处理类型的计算；第一dma接口，用于传输待执行所述延迟处理类型的计算的脑电数据；第一缓存，用于存储待执行所述延迟处理类型的计算的脑电数据。
12、在一些实施例中，所述第三处理单元还包括：第二dma接口，用于传输待执行所述阵列类型的计算的脑电数据；第二缓存，用于存储待执行所述阵列类型的计算的脑电数据。
13、在另一些实施例中，所述第二缓存包括：第一地址位，用于保存缓存数据的第二地址位信息和控制信息，其中所述控制信息包括所述缓存数据是否有效的状态信息和所述缓存数据在阵列类型计算中的位置信息；第二地址位，用于保存缓存数据，所述缓存数据包括至少部分所述脑电数据和/或用于对所述脑电数据执行阵列类型计算的权重数据。
14、在又一些实施例中，所述阵列类型的计算包括卷积计算，所述卷积计算的输入数据包括权重矩阵和由所述脑电数据组成的数据矩阵；所述第二缓存的行数比所述权重矩阵的行数多一行；所述第二缓存的列数与所述数据矩阵的列数相同。
15、在一些实施例中，所述阵列类型的计算包括卷积计算，所述卷积计算的输入数据包括权重矩阵和由所述脑电数据组成的数据矩阵；所述第二缓存用于存储所述数据矩阵在所述卷积计算中被重复使用的元素。
16、在另一些实施例中，所述第一处理单元包括多个子处理单元，所述多个子处理单元用于并行处理多通道采集的脑电数据。
17、在又一些实施例中，所述多通道采集的脑电数据经由多个模数转换器进行模数转换处理后，输入至所述执行单元；所述子处理单元的数量与所述模数转换器的数量相同，并一一对应，使得每个子处理单元用于处理对应的一个模数转换器处理后的脑电数据。
18、在一些实施例中，所述第三处理单元进一步用于对所述脑电数据中的异常数据进行处理。
19、在另一些实施例中，所述执行单元还用于：响应于所述译码结果包括多种计算类型，所述多个处理单元中用于执行不同计算类型的处理单元并行执行与所述多种计算类型相应的计算。
20、在又一些实施例中，所述加速器还包括：写入单元，用于将所述执行单元的计算结果写入存储器。
21、在第二方面中，本披露提供一种用于处理脑电数据的系统，包括：主处理器；根据本披露在第一方面中任一所述的加速器；以及存储器，至少用于存储所述主处理器和/或所述加速器对脑电数据的处理结果。
22、在第三方面中，本披露提供一种脑机接口芯片，包括根据本披露在第一方面中任一所述的加速器，或者包括根据本披露在第二方面中所述的系统。
23、通过如上所提供的用于处理脑电数据的方案，本披露实施例通过设置加速器，专用于处理脑电数据，从而有利于降低处理脑电数据过程中唤醒主处理器的频率，以降低主处理器的功耗，进而降低包括加速器和主处理器在内的整个系统的功耗。通过设置多个处理单元，并且使用至少两个处理单元来分别处理不同计算类型的计算，能够使用不同的算力资源处理相应的计算，不仅方便部署高算力资源来解决复杂计算问题，还能够减少高算力资源计算简单计算所带来的资源浪费和高功耗问题，从而可以满足脑电信号检测所需的多种算法要求，有利于提高整个系统的算力。
本文档来自技高网...【技术保护点】
1.一种用于处理脑电数据的加速器，包括：
2.根据权利要求1所述的加速器，其中所述多个处理单元包括：
3.根据权利要求2所述的加速器，其中，
4.根据权利要求2所述的加速器，其中所述多个处理单元还包括：
5.根据权利要求4所述的加速器，其中
6.根据权利要求1-5任一所述的加速器，其中，所述译码结果还包括所述脑电数据的数据来源，所述数据来源包括来自存储器、模数转换器以及除所述存储器和所述模数转换器以外的其他来源中的至少一种；
7.根据权利要求1-5任一所述的加速器，其中，所述执行单元还包括：
8.根据权利要求7所述的加速器，其中所述加速器的功耗状态基于以下因素中的至少一种来确定：
9.根据权利要求7所述的加速器，其中控制执行计算的处理单元的计算速度包括以下中的至少一种：
10.根据权利要求2所述的加速器，其中，所述第二处理单元包括：
11.根据权利要求4所述的加速器，其中所述第三处理单元还包括：
12.根据权利要求11所述的加速器，其中所述第二缓存包
13.根据权利要求11或12所述的加速器，其中所述阵列类型的计算包括卷积计算，所述卷积计算的输入数据包括权重矩阵和由所述脑电数据组成的数据矩阵；
14.根据权利要求11-13任一所述的加速器，其中所述阵列类型的计算包括卷积计算，所述卷积计算的输入数据包括权重矩阵和由所述脑电数据组成的数据矩阵；
15.根据权利要求2所述的加速器，其中
16.根据权利要求15所述的加速器，其中所述多通道采集的脑电数据经由多个模数转换器进行模数转换处理后，输入至所述执行单元；
17.根据权利要求4所述的加速器，其中
18.根据权利要求1-5任一所述的加速器，其中所述执行单元还用于：
19.根据权利要求1所述的加速器，还包括：
20.一种用于处理脑电数据的系统，包括：
21.一种脑机接口芯片，包括根据权利要求1-19任一所述的加速器，或者包括根据权利要求20所述的系统。
...【技术特征摘要】
1.一种用于处理脑电数据的加速器，包括：
2.根据权利要求1所述的加速器，其中所述多个处理单元包括：
3.根据权利要求2所述的加速器，其中，
4.根据权利要求2所述的加速器，其中所述多个处理单元还包括：
5.根据权利要求4所述的加速器，其中
6.根据权利要求1-5任一所述的加速器，其中，所述译码结果还包括所述脑电数据的数据来源，所述数据来源包括来自存储器、模数转换器以及除所述存储器和所述模数转换器以外的其他来源中的至少一种；
7.根据权利要求1-5任一所述的加速器，其中，所述执行单元还包括：
8.根据权利要求7所述的加速器，其中所述加速器的功耗状态基于以下因素中的至少一种来确定：
9.根据权利要求7所述的加速器，其中控制执行计算的处理单元的计算速度包括以下中的至少一种：
10.根据权利要求2所述的加速器，其中，所述第二处理单元包括：
11.根据权利要求4所述的加速器，其中所述第三处理单元还包括：
【专利技术属性】
技术研发人员：盛廷义，张云峰，周淼，高远，韩涛，鲍鹏，
申请(专利权)人：杭州脑芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。