【技术实现步骤摘要】
本申请涉及半导体制造，尤其涉及一种半导体结构的制备方法、半导体结构及电子设备。
技术介绍
1、压电mems(micro-electro-mechanical system，微机电系统)硅谐振器是一种以硅为谐振主体，并利用压电薄膜的压电效应进行机械驱动及电信号检测的mems谐振器，这类器件在加工过程中需要将器件部分的硅薄膜悬空，因此，这类器件通常采用带预置空腔的绝缘体上硅(cavity silicon-on-insulator，简称csoi)衬底制作。
2、相关技术中，采用csoi硅片制备压电硅谐振器的方法为：在csoi上依次沉积并图形化下电极、压电层、上电极，随后将谐振器自由端的顶硅层刻蚀掉使谐振器释放，形成悬空结构，最后用键合上硅帽的方式进行封装。为了使谐振器具有良好的频率温度稳定性(例如：在温度范围-55℃到125摄氏度内，谐振器的频率温度漂移在±20ppm以内)，csoi的顶硅层需要是具有一定掺杂浓度的n型(掺杂剂为磷、砷、锑等)或p型(掺杂剂为硼、铟、镓等)掺杂硅，其掺杂浓度一般大于1019cm-3以上，甚至大于1020cm-3以上。而制造csoi时，其顶硅层通常来自普通晶圆的键合减薄或soi晶圆顶硅层的键合转移，其掺杂方式包括cz生长(直拉法)晶片原位掺杂的方式和离子扩散注入的方式。
3、然而，通过上述制备方法制备出的半导体结构存在频率温度稳定性差、以及片内、片间、批次内、批次间频率温度特性均一性差的技术问题。
技术实现思路
1、鉴于上述问题，本申
2、为了实现上述目的，本申请实施例提供如下技术方案：
3、本申请实施例的第一方面提供一种半导体结构的制备方法，其包括：
4、通过掩模结构在衬底上刻蚀形成第一空腔；
5、在所述第一空腔中通过外延生长工艺形成重掺杂单晶硅，具有第一空腔的所述衬底和所述第一空腔中的重掺杂单晶硅形成掺杂硅层；其中，所述重掺杂单晶硅的掺杂浓度大于掺杂硅层中其它区域的掺杂浓度；
6、去除所述掩模结构和位于所述第一空腔外的所述重掺杂单晶硅，以形成具有平整表面的衬底。
7、将衬底倒置后和具有第二空腔的下硅帽键合，并去除至少部分衬底，以形成平整表面；其中，所述第二空腔沿厚度方向在衬底上的投影与所述重掺杂单晶硅在所述衬底上的投影至少有部分重叠。
8、在一些实施例中，所述通过掩模结构在衬底刻蚀形成第一空腔之前，还包括：
9、在所述衬底上沉积掩模层；
10、对所述掩模层图形化，以形成所述掩模结构。
11、在一些实施例中，所述掩模层为二氧化硅层。
12、在一些实施例中，所述通过掩模结构在衬底上刻蚀形成第一空腔，具体包括：
13、通过各向同性方式刻蚀形成第一空腔。
14、在一些实施例中，所述通过掩模结构在衬底上刻蚀形成第一空腔，具体包括：
15、通过各向异性方式刻蚀形成第一空腔。
16、在一些实施例中，所述在所述第一空腔中通过外延生长工艺形成重掺杂单晶硅，具体包括：
17、在所述第一空腔中通过外延生长方式形成重掺杂单晶硅，而在所述掩模结构上不外延生长所述重掺杂单晶硅。
18、在一些实施例中，所述去除所述掩模结构和位于所述第一空腔外的重掺杂单晶硅，具体包括：
19、通过湿法刻蚀和化学机械抛光方式去除所述掩模结构和位于所述第一空腔外的重掺杂单晶硅。
20、在一些实施例中，所述衬底以及通过外延生长方式形成的所述重掺杂单晶硅的掺杂类型不同。
21、在一些实施例中，所述衬底以及通过外延生长方式形成的所述重掺杂单晶硅的掺杂类型相同，且具有不同的掺杂杂质和/或掺杂浓度。
22、在一些实施例中，所述在所述第一空腔中通过外延生长方式形成重掺杂的单晶硅，具体包括：
23、在所述第一空腔中形成掺杂浓度随生长厚度而变化的所述重掺杂单晶硅。
24、在一些实施例中，所述重掺杂单晶硅具有至少两个沿生长厚度方向层叠设置的子单晶硅层，不同所述子单晶硅层具有不同的掺杂浓度。
25、在一些实施例中，各所述子单晶硅层的掺杂浓度随所述生长厚度方向由大到小依次排列。
26、在一些实施例中，所述子单晶硅层的掺杂浓度随生长厚度而连续变化。
27、在一些实施例中，所述重掺杂单晶硅的掺杂浓度大于1019cm-3；或者，至少一个所述子单晶硅层的掺杂浓度大于1019cm-3。
28、在一些实施例中，所述重掺杂单晶硅的掺杂浓度大于1020cm-3；或者，至少一个所述子单晶硅层的掺杂浓度大于1020cm-3。
29、在一些实施例中，所述衬底为单晶硅衬底或多晶硅衬底。
30、在一些实施例中，所述衬底为soi衬底，所述第一空腔形成于所述soi衬底的顶硅层。
31、在一些实施例中，所述通过掩模结构在衬底上刻蚀形成第一空腔，具体包括：
32、在所述顶硅层上刻蚀形成第一空腔，并在所述第一空腔的腔底保留一部分顶硅层形成种子层。
33、在一些实施例中，去除至少部分衬底，以使所述衬底的表面与所述重掺杂单晶硅的表面平齐。
34、在一些实施例中，去除至少部分所述衬底之后，还包括：在所述掺杂硅层的表面形成半导体器件，并将上硅帽键合至所述半导体器件。
35、在一些实施例中，所述将所述衬底倒装后和具有第二空腔的下硅帽键合，具体包括：将所述衬底倒装后，和具有所述第二空腔的下硅帽直接键合，或者，在所述衬底和下硅帽中的至少一个衬底的表面形成热氧层，再进行键合。
36、本申请实施例第二方面还提供一种半导体结构，包括：
37、衬底，具有第一空腔，所述第一空腔的至少部分上方具有重掺杂单晶硅，所述衬底和所述重掺杂单晶硅共同形成为掺杂硅层；其中，所述重掺杂单晶硅的表面与所述掺杂硅层的表面平齐，且所述重掺杂单晶硅的掺杂浓度大于掺杂硅层中其它区域的掺杂浓度；
38、下硅帽，具有第二空腔，所述重掺杂单晶硅背离所述第一空腔的底面的表面与所述下硅帽具有第二空腔的一侧的表面键合，且所述第二空腔沿厚度方向在所述衬底上的投影与所述重掺杂单晶硅在所述衬底上的投影至少有部分重叠。
39、在一些实施例中，所述重掺杂单晶硅与所述第一空腔的侧壁接触的表面为球面或弧形面；其中，所述重掺杂单晶硅与所述第一空腔的底面接触的表面在所述第一空腔内的投影面积，小于所述重掺杂单晶硅背离所述衬底的表面在所述第一空腔内的投影面积。
40、在一些实施例中，所述衬底和所述重掺杂单晶硅的类型不本文档来自技高网...
【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述通过掩模结构在衬底刻蚀形成第一空腔之前，还包括：
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述掩模层为二氧化硅层。
4.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，所述通过掩模结构在衬底上刻蚀形成第一空腔，具体包括：
5.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，所述通过掩模结构在衬底上刻蚀形成第一空腔，具体包括：
6.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，在所述第一空腔中通过外延生长工艺形成重掺杂单晶硅的步骤中，具体包括：
7.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，去除所述掩模结构和位于所述第一空腔外的重掺杂单晶硅的步骤中，具体包括：
8.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，所述衬底以及通过外延生长方式形成的所述重掺杂单晶硅的掺杂类型不同
9.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，所述衬底以及通过外延生长方式形成的所述重掺杂单晶硅的掺杂类型相同，且具有不同的掺杂杂质和/或掺杂浓度。
10.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，在所述第一空腔中通过外延生长方式形成重掺杂的单晶硅的步骤中，具体包括：
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述重掺杂单晶硅具有至少两个沿生长厚度方向层叠设置的子单晶硅层，不同所述子单晶硅层具有不同的掺杂浓度。
12.根据权利要求11所述的半导体结构的制备方法，其特征在于，各所述子单晶硅层的掺杂浓度随所述生长厚度方向由大到小依次排列。
13.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述子单晶硅层的掺杂浓度随生长厚度而连续变化。
14.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述重掺杂单晶硅的掺杂浓度大于1019cm-3；或者，至少一个所述子单晶硅层的掺杂浓度大于1019cm-3。
15.根据权利要求14所述的半导体结构的制备方法，其特征在于，所述重掺杂单晶硅的掺杂浓度大于1020cm-3；或者，至少一个所述子单晶硅层的掺杂浓度大于1020cm-3。
16.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，所述衬底为单晶硅衬底。
17.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，所述衬底为SOI衬底，所述第一空腔形成于所述SOI衬底的顶硅层。
18.根据权利要求17所述的半导体结构的制备方法，其特征在于，所述通过掩模结构在衬底上刻蚀形成第一空腔，具体包括：
19.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，去除至少部分衬底，以使所述衬底的表面与所述重掺杂单晶硅的表面平齐。
20.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，去除至少部分所述衬底之后，还包括：
21.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，将所述衬底倒装后和具有第二空腔的下硅帽键合的步骤中，具体包括：
22.一种半导体结构，其特征在于，包括：
23.根据权利要求22所述的半导体结构，其特征在于，所述重掺杂单晶硅与所述第一空腔的侧壁接触的表面为球面或弧形面；其中，所述重掺杂单晶硅与所述第一空腔的底面接触的表面在所述第一空腔内的投影面积，小于所述重掺杂单晶硅背离所述衬底的表面在所述第一空腔内的投影面积。
24.根据权利要求22所述的半导体结构，其特征在于，所述衬底和所述重掺杂单晶硅的类型不同。
25.根据权利要求24所述的半导体结构，其特征在于，所述衬底为N型掺杂硅，所述重掺杂单晶硅为P型掺杂硅；或者，
26.根据权利要求22所述的半导体结构，其特征在于，所述衬底和所述重掺杂单晶硅的掺杂类型相同，所述衬底和所述重掺杂单晶硅具有不同的掺杂杂质和/或掺杂浓度。
27.根据权利要求22所述的半导体结构，其特征在于，所述重掺杂单晶硅的掺杂浓度随生长厚度而变化。
28.根据权利要求27所述的半导体结构，其特征在于，所述重掺杂单晶硅具有至少两个沿生长厚度方向层叠设置的子单晶硅层，不同所述子单晶硅层具有不同的掺杂浓度。
29.根据权利要求28所述的...
【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述通过掩模结构在衬底刻蚀形成第一空腔之前，还包括：
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述掩模层为二氧化硅层。
4.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，所述通过掩模结构在衬底上刻蚀形成第一空腔，具体包括：
5.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，所述通过掩模结构在衬底上刻蚀形成第一空腔，具体包括：
6.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，在所述第一空腔中通过外延生长工艺形成重掺杂单晶硅的步骤中，具体包括：
7.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，去除所述掩模结构和位于所述第一空腔外的重掺杂单晶硅的步骤中，具体包括：
8.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，所述衬底以及通过外延生长方式形成的所述重掺杂单晶硅的掺杂类型不同。
9.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，所述衬底以及通过外延生长方式形成的所述重掺杂单晶硅的掺杂类型相同，且具有不同的掺杂杂质和/或掺杂浓度。
10.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，在所述第一空腔中通过外延生长方式形成重掺杂的单晶硅的步骤中，具体包括：
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述重掺杂单晶硅具有至少两个沿生长厚度方向层叠设置的子单晶硅层，不同所述子单晶硅层具有不同的掺杂浓度。
12.根据权利要求11所述的半导体结构的制备方法，其特征在于，各所述子单晶硅层的掺杂浓度随所述生长厚度方向由大到小依次排列。
13.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述子单晶硅层的掺杂浓度随生长厚度而连续变化。
14.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述重掺杂单晶硅的掺杂浓度大于1019cm-3；或者，至少一个所述子单晶硅层的掺杂浓度大于1019cm-3。
15.根据权利要求14所述的半导体结构的制备方法，其特征在于，所述重掺杂单晶硅的掺杂浓度大于1020cm-3；或者，至少一个所述子单晶硅层的掺杂浓度大于1020cm-3。
16.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，所述衬底为单晶硅衬底。
17.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，所述衬底为soi衬底，所述第一空腔形成于所述soi衬底的顶硅层。
18.根据权利要求17所述的半导体结构的制备方法，其特征在于，所述通过掩模结构在衬底上刻蚀形成第一空腔，具体包括：
19.根据权利要求1-3中任一项所述的半导体结...
【专利技术属性】
技术研发人员：庞慰，杨清瑞，
申请(专利权)人：广州乐仪投资有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。