【技术实现步骤摘要】
本专利技术属于微电子和集成电路领域，具体涉及一种利用边沿采样实现占空比校准电路，主要用于使用时钟延时的方法实现的二倍频电路的占空比检测和校准。
技术介绍
1、时钟信号经过长距离的传输，受到噪声等影响，易产生占空比的失真，当时钟信号的占空比失真超过预设范围时，在占空比较大的一侧，有可能采样到错误的数据信号，在占空比较小的一侧，有可能采集不到数据信号，从而会影响数据采样的结果。因此，在实际的应用中，对于时钟信号，一般需要设计电路去校准其占空比至50％，从而保证采样的准确性。同时，电路资源也是需要考虑的方面，现有的占空比校准电路存在运用较大规模电路进行校准的情况，因此使用更少的面积和电路资源时当前占空比校准电路设计的其中一个方向。
2、专利号为202310803934.8的专利技术专利公开了一种占空比校准电路及方法。首先获取两个时钟信号的当前占空比结果；当前占空比结果为当前占空比与目标占空比不同时，调节第一时钟信号的第一校准电压，同时反向调节第二时钟信号的第二校准电压，至第一时钟信号的当前占空比达到预设范围；继续调节第二时钟信号的第二校准电压，至第二时钟信号的当前占空比达到所述预设范围；交替调节第一校准电压和第二校准电压，至第一时钟信号和第二时钟信号的当前占空比均达到目标占空比。
3、申请号为202310743295.0的专利技术专利申请公开了一种占空比校准电路和方法。电路包括两个延迟单元、电容电阻滤波器、比较器、数字控制模块和数模转换器模块。其中，通过第一延迟单元根据数模转换器模块调节后的第一电流可对差分时钟
4、申请号为202210335675.6的专利技术专利申请公开了占空比校准电路及方法。占空比校准电路通过计数单元采用时钟信号频率高于校正时钟信号的计数时钟信号获取预设计数周期内所述校正时钟信号的高电平状态和低电平状态下产生的计数脉冲的数量，从而获取校正时钟信号的实际占空比。
技术实现思路
1、本专利技术的目的是提供一种利用边沿采样实现占空比校准电路，实现精度准确且电路规模、面积更小的占空比检测和校准功能，主要应用于使用时钟延时的方法实现的二倍频电路的占空比检测和校准。二倍频电路是使用对时钟信号本身和其延迟处理后的信号进行逻辑操作而产生的，电路中的元器件例如mos管、电阻、电容等会因外界温度、工艺、电压的变化而产生变化，从而导致二倍频电路的占空比产生变化。
2、本专利技术包括sar逻辑校准电路、d触发器dff、异或逻辑门xor和两个延时单元，两个延时单元的延时时间均为1/4t。sar逻辑校准电路的反馈信号输出端与两个延时单元连接，根据d触发器dff的数据输出端q输出的信号调整两个延时单元的延时时间；第一延时单元的时钟信号输入端连接d触发器dff的时钟端和异或逻辑门xor的一个信号输入端，并连接原始时钟clk；第一延时单元的时钟信号输出端连接第二延时单元的时钟信号输入端和异或逻辑门xor的另一个信号输入端，异或逻辑门xor的输出端作为二倍频时钟输出端clkout；第二延时单元的时钟信号输出端连接d触发器dff的数据输入端d，d触发器dff的数据输出端q作为检测结果标志信号输出端flag，并连接sar逻辑校准电路的信号输入端。
3、sar逻辑校准电路、d触发器dff和两个延时单元构成占空比自校准模块；第一延时单元和异或逻辑门xor构成二倍频电路模块。占空比自校准模块与二倍频电路模块复用一个延时单元。
4、本专利技术的在进行占空比检测的过程中，复用了第一延时单元，因此只需要外加一个完全相同的延时单元和一个d触发器占空比校准功能，在设计上大大地节省电路的面积，同时也降低了方案在实际应用上的复杂性。
本文档来自技高网...【技术保护点】
1.一种利用边沿采样实现占空比校准电路，其特征在于：
2.如权利要求1所述的一种利用边沿采样实现占空比校准电路，其特征在于：SAR逻辑校准电路、D触发器DFF和两个延时单元构成占空比自校准模块；第一延时单元和异或逻辑门XOR构成二倍频电路模块；占空比自校准模块与二倍频电路模块复用一个延时单元。
【技术特征摘要】
1.一种利用边沿采样实现占空比校准电路，其特征在于：
2.如权利要求1所述的一种利用边沿采样实现占空比校准电路，其特征在于：sar逻辑校准电路...
【专利技术属性】
技术研发人员：邓卓谦，李正平，韩富强，张常红，
申请(专利权)人：国芯科技广州有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。