System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 升压变换器制造技术_技高网

升压变换器制造技术

技术编号:41366816 阅读:3 留言:0更新日期:2024-05-20 10:14
本发明专利技术涉及一种升压变换器,包括第一晶体管、第二晶体管和第三晶体管,第一晶体管和第二晶体管均为NMOS管,第三晶体管为PMOS管,第一晶体管作为开关管,第二晶体管作为续流管,第三晶体管作为防直通管,第三晶体管的源极与第二晶体管的漏极相连,第三晶体管的漏极形成为输出端,并与负载和输出电容相连。本发明专利技术的升压变换器,采用PMOS管作为防直通管,由于PMOS管的体二极管方向为输出电压到输入电压,因此可以在输出电压低于输入电压时实现关断功能,从而在直通模式下实现重载和短路的限流保护。

【技术实现步骤摘要】

本专利技术涉及电子器件,更具体地涉及一种升压变换器


技术介绍

1、升压变换器(boost)是可以提升电压的dc-dc转换器,其能够通过电感的存储释放能量实现升压功能。在实际应用中,升压变换器是电源管理芯片的重要组成部分。

2、如图1所示,现有的升压变换器包括输入电源vin、电感l1、第一晶体管m1、第二晶体管m2,输出电容cout、负载rload,输出电源(其输出电压为vin)的负极接地,输出电源vin的正极连接电感l1的一端,电感l1的另一端分别连接第一晶体管m1的漏极和第二晶体管m2的源极,第一晶体管m1的源极接地,第一晶体管m1的栅极连接第一驱动电路210的输出端,第一驱动电路210的输入端连接逻辑电路100,第二晶体管m2的栅极连接第二驱动电路220的输出端,第二驱动电路220的输入端连接逻辑电路100,第二晶体管m2的漏极分别连接输出电容cout的一端和负载rload的一端,输出电容cout的另一端和负载rload的另一端均接地;第一晶体管m1和第二晶体管m2均为nmos管(即n型晶体管),第一晶体管m1作为开关管,第二晶体管m2作为续流管。当开关管m1关闭,续流管m2打开时,升压变换器工作在直通模式,当开关管m1和续流管m2交替开关时,升压变换器工作在升压模式,可通过给电感充放电荷,实现输出的升压功能。逻辑电路100用于分别向第一驱动电路210和第二驱动电路220输入第一逻辑信号mlg和第二逻辑信号mug,第一驱动电路210根据第一逻辑信号mlg输出第一驱动信号drv_mlg,第二驱动电路220根据第二逻辑信号mug输出第二驱动信号drv_mug,第一驱动信号drv_mlg用于控制第一晶体管m1的开关,第二驱动信号drv_mug用于驱动第二晶体管m2的开关。

3、由于nmos管的体二极管的方向是从vin到vout,当升压变换器工作在直通模式时,如果输出重载和短路,电流从vin通过体二极管到vout,电流无法控制,输出无法关断。


技术实现思路

1、本专利技术的目的在于提供一种升压变换器,以在输出电压低于输入电压时实现关断功能,从而在直通模式下实现重载和短路的限流保护。

2、基于上述目的,本专利技术提供一种升压变换器,包括输入电源、电感、第一晶体管、第二晶体管、第三晶体管、输出电容、负载、第一驱动电路、第二驱动电路、第三驱动电路和逻辑电路,所述输出电源的负极接地,所述输出电源的正极连接所述电感的一端,所述电感的另一端分别与所述第一晶体管的漏极和所述第二晶体管的源极相连,所述第一晶体管的源极接地,所述第一晶体管的栅极与所述第一驱动电路的输出端相连,所述第一驱动电路的输入端与所述逻辑电路相连,所述第二晶体管的栅极与所述第二驱动电路的输出端相连,所述第二驱动电路的输入端与所述逻辑电路相连,所述第二晶体管的漏极与所述第三晶体管的源极相连,所述第三晶体管的漏极与分别与所述输出电容的一端和所述负载的一端相连,所述第三晶体管的栅极与所述第三驱动电路的输出端相连,所述第三驱动电路的输入端与所述逻辑电路相连,所述输出电容的另一端和负载的另一端均接地,所述逻辑电路用于分别向所述第一驱动电路、所述第二驱动电路和所述第三驱动电路输入第一逻辑信号、第二逻辑信号和第三逻辑信号,所述第一驱动电路根据所述第一逻辑信号输出第一驱动信号,所述第二驱动电路根据所述第二逻辑信号输出第二驱动信号,所述第三驱动电路根据所述第二逻辑信号输出第三驱动信号,所述第一晶体管和所述第二晶体管均为nmos管,所述第三晶体管为pmos管。

3、进一步地,所述第三驱动电路包括电压移位电路、传输门、第一反相器、第二反相器、第四晶体管、第五晶体管、第六晶体管、第一锁存器、第一比较器、参考电压源和第一电流源,所述电压移位电路的输入端形成为所述第三驱动电路的输入端,所述电压移位电路的电源端与所述第三晶体管的源极相连,所述电压移位电路的地端用于接收地电压信号,所述电压移位电路的输出端与所的另一端分别与所述第一晶体管的漏极和所述第二晶体管的源极相连,所述第一晶体管的源极接地,所述第一晶体管的栅极与所述第一驱动电路的输出端相连,所述第一驱动电路的输入端与所述逻辑电路相连,所述第二晶体管的栅极与所述第二驱动电路的输出端相连,所述第二驱动电路的输入端与所述逻辑电路相连,所述第二晶体管的漏极与所述第三晶体管的源极相连,所述第三晶体管的漏极与分别与所述输出电容的一端和所述负载的一端相连,所述第三晶体管的栅极与所述第三驱动电路的输出端相连,所述第三驱动电路的输入端与所述逻辑电路相连,所述输出电容的另一端和负载的另一端均接地,所述逻辑电路用于分别向所述第一驱动电路、所述第二驱动电路和所述第三驱动电路输入第一逻辑信号、第二逻辑信号和第三逻辑信号,所述第一驱动电路根据所述第一逻辑信号输出第一驱动信号,所述第二驱动电路根据所述第二逻辑信号输出第二驱动信号,所述第三驱动电路根据所述第二逻辑信号输出第三驱动信号,所述传输门的输入端相连,所述传输门的输出端与所述第二反相器的输入端相连,所述传输门的c端、所述第六晶体管的栅极、所述第一锁存器的输出端和所述第一反相器的输入端相互连接,所述传输门的端与所述第一反相器的输出端相连,所述第二反相器的输出端和所述第六晶体管的源极相互连接并形成为所述第三驱动电路的输出端;所述第六晶体管的漏极、所述第四晶体管的栅极、所述第五晶体管的栅极、所述第五晶体管的漏极和所述第一电流源的正极相互连接,所述第一电流源的负极接地;所述第四晶体管的源极与所述输入电压源的正极相连,所述第四晶体管的漏极与所述第五晶体管的源极相连;所述第一锁存器的重置端用于接收第一重置信号,所述第一锁存器的输入端与所述第一比较器的输出端相连,所述参考电压源的正极与所述第一比较器的负向输入端相连,所述参考电压源用于提供参考电压,所述第一比较器的正向输入端与所述第三晶体管的漏极相连,所述参考电压源的负极接地。

4、进一步地,所述第四晶体管、所述第五晶体管和所述第六晶体管均为pmos管。

5、进一步地,所述参考电压等于输入电源提供的输入电压的k倍,其中k为小于1的预设值。

6、进一步地,所述第六晶体管导通时,所述第四晶体管和所述第五晶体管与所述第三晶体管构成电流镜结构。

7、进一步地,还包括浮动电源轨,所述浮动电源轨包括第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第一齐纳二极管、第二齐纳二极管、第一电容、第二电容、第三电阻、第四电阻和第二电流源,所述第八晶体管的源极、所述第一齐纳二极管的阴极、所述第一电容的一端、所述第二电容的一端和所述第二齐纳二极管的阴极均与所述第三晶体管的源极相连,所述第八晶体管的栅极和漏极相连并连接到所述第九晶体管的源极,所述第九晶体管的栅极和漏极相连并连接到所述第十晶体管的源极,所述第十晶体管的栅极和漏极相连并连接到所述第十一晶体管的源极,所述第十一晶体管的栅极和漏极相连,所述第十一晶体管的漏极与所述第二电流源的正极相连,所述第二电流源的负极接地;所述第一齐纳二极管的阳极与所述第三本文档来自技高网...

【技术保护点】

1.一种升压变换器,其特征在于,包括输入电源、电感、第一晶体管、第二晶体管、第三晶体管、输出电容、负载、第一驱动电路、第二驱动电路、第三驱动电路和逻辑电路,所述输出电源的负极接地,所述输出电源的正极连接所述电感的一端,所述电感的另一端分别与所述第一晶体管的漏极和所述第二晶体管的源极相连,所述第一晶体管的源极接地,所述第一晶体管的栅极与所述第一驱动电路的输出端相连,所述第一驱动电路的输入端与所述逻辑电路相连,所述第二晶体管的栅极与所述第二驱动电路的输出端相连,所述第二驱动电路的输入端与所述逻辑电路相连,所述第二晶体管的漏极与所述第三晶体管的源极相连,所述第三晶体管的漏极与分别与所述输出电容的一端和所述负载的一端相连,所述第三晶体管的栅极与所述第三驱动电路的输出端相连,所述第三驱动电路的输入端与所述逻辑电路相连,所述输出电容的另一端和负载的另一端均接地,所述逻辑电路用于分别向所述第一驱动电路、所述第二驱动电路和所述第三驱动电路输入第一逻辑信号、第二逻辑信号和第三逻辑信号,所述第一驱动电路根据所述第一逻辑信号输出第一驱动信号,所述第二驱动电路根据所述第二逻辑信号输出第二驱动信号,所述第三驱动电路根据所述第二逻辑信号输出第三驱动信号,所述第一晶体管和所述第二晶体管均为NMOS管,所述第三晶体管为PMOS管。

2.根据权利要求1所述的升压变换器,其特征在于,所述第三驱动电路包括电压移位电路、传输门、第一反相器、第二反相器、第四晶体管、第五晶体管、第六晶体管、第一锁存器、第一比较器、参考电压源和第一电流源,所述电压移位电路的输入端形成为所述第三驱动电路的输入端,所述电压移位电路的电源端与所述第三晶体管的源极相连,所述电压移位电路的地端用于接收地电压信号,所述电压移位电路的输出端与所的另一端分别与所述第一晶体管的漏极和所述第二晶体管的源极相连,所述第一晶体管的源极接地,所述第一晶体管的栅极与所述第一驱动电路的输出端相连,所述第一驱动电路的输入端与所述逻辑电路相连,所述第二晶体管的栅极与所述第二驱动电路的输出端相连,所述第二驱动电路的输入端与所述逻辑电路相连,所述第二晶体管的漏极与所述第三晶体管的源极相连,所述第三晶体管的漏极与分别与所述输出电容的一端和所述负载的一端相连,所述第三晶体管的栅极与所述第三驱动电路的输出端相连,所述第三驱动电路的输入端与所述逻辑电路相连,所述输出电容的另一端和负载的另一端均接地,所述逻辑电路用于分别向所述第一驱动电路、所述第二驱动电路和所述第三驱动电路输入第一逻辑信号、第二逻辑信号和第三逻辑信号,所述第一驱动电路根据所述第一逻辑信号输出第一驱动信号,所述第二驱动电路根据所述第二逻辑信号输出第二驱动信号,所述第三驱动电路根据所述第二逻辑信号输出第三驱动信号,所述传输门的输入端相连,所述传输门的输出端与所述第二反相器的输入端相连,所述传输门的C端、所述第六晶体管的栅极、所述第一锁存器的输出端和所述第一反相器的输入端相互连接,所述传输门的端与所述第一反相器的输出端相连,所述第二反相器的输出端和所述第六晶体管的源极相互连接并形成为所述第三驱动电路的输出端;所述第六晶体管的漏极、所述第四晶体管的栅极、所述第五晶体管的栅极、所述第五晶体管的漏极和所述第一电流源的正极相互连接,所述第一电流源的负极接地;所述第四晶体管的源极与所述输入电压源的正极相连,所述第四晶体管的漏极与所述第五晶体管的源极相连;所述第一锁存器的重置端用于接收第一重置信号,所述第一锁存器的输入端与所述第一比较器的输出端相连,所述参考电压源的正极与所述第一比较器的负向输入端相连,所述参考电压源用于提供参考电压,所述第一比较器的正向输入端与所述第三晶体管的漏极相连,所述参考电压源的负极接地。

3.根据权利要求2所述的升压变换器,其特征在于,所述第四晶体管、所述第五晶体管和所述第六晶体管均为PMOS管。

4.根据权利要求2所述的升压变换器,其特征在于,所述参考电压等于输入电源提供的输入电压的K倍,其中K为小于1的预设值。

5.根据权利要求2所述的升压变换器,其特征在于,所述第六晶体管导通时,所述第四晶体管和所述第五晶体管与所述第三晶体管构成电流镜结构。

6.根据权利要求2所述的升压变换器,其特征在于,还包括浮动电源轨,所述浮动电源轨包括第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第一齐纳二极管、第二齐纳二极管、第一电容、第二电容、第三电阻、第四电阻和第二电流源,所述第八晶体管的源极、所述第一齐纳二极管的阴极、所述第一电容的一端、所述第二电容的一端和所述第二齐纳二极管的阴极均与所述第三晶体管的源极相连,所述第八晶体管的栅极和漏极相连并连接到所述第九晶体管的源极,所述第九晶体管的栅极和...

【技术特征摘要】

1.一种升压变换器,其特征在于,包括输入电源、电感、第一晶体管、第二晶体管、第三晶体管、输出电容、负载、第一驱动电路、第二驱动电路、第三驱动电路和逻辑电路,所述输出电源的负极接地,所述输出电源的正极连接所述电感的一端,所述电感的另一端分别与所述第一晶体管的漏极和所述第二晶体管的源极相连,所述第一晶体管的源极接地,所述第一晶体管的栅极与所述第一驱动电路的输出端相连,所述第一驱动电路的输入端与所述逻辑电路相连,所述第二晶体管的栅极与所述第二驱动电路的输出端相连,所述第二驱动电路的输入端与所述逻辑电路相连,所述第二晶体管的漏极与所述第三晶体管的源极相连,所述第三晶体管的漏极与分别与所述输出电容的一端和所述负载的一端相连,所述第三晶体管的栅极与所述第三驱动电路的输出端相连,所述第三驱动电路的输入端与所述逻辑电路相连,所述输出电容的另一端和负载的另一端均接地,所述逻辑电路用于分别向所述第一驱动电路、所述第二驱动电路和所述第三驱动电路输入第一逻辑信号、第二逻辑信号和第三逻辑信号,所述第一驱动电路根据所述第一逻辑信号输出第一驱动信号,所述第二驱动电路根据所述第二逻辑信号输出第二驱动信号,所述第三驱动电路根据所述第二逻辑信号输出第三驱动信号,所述第一晶体管和所述第二晶体管均为nmos管,所述第三晶体管为pmos管。

2.根据权利要求1所述的升压变换器,其特征在于,所述第三驱动电路包括电压移位电路、传输门、第一反相器、第二反相器、第四晶体管、第五晶体管、第六晶体管、第一锁存器、第一比较器、参考电压源和第一电流源,所述电压移位电路的输入端形成为所述第三驱动电路的输入端,所述电压移位电路的电源端与所述第三晶体管的源极相连,所述电压移位电路的地端用于接收地电压信号,所述电压移位电路的输出端与所的另一端分别与所述第一晶体管的漏极和所述第二晶体管的源极相连,所述第一晶体管的源极接地,所述第一晶体管的栅极与所述第一驱动电路的输出端相连,所述第一驱动电路的输入端与所述逻辑电路相连,所述第二晶体管的栅极与所述第二驱动电路的输出端相连,所述第二驱动电路的输入端与所述逻辑电路相连,所述第二晶体管的漏极与所述第三晶体管的源极相连,所述第三晶体管的漏极与分别与所述输出电容的一端和所述负载的一端相连,所述第三晶体管的栅极与所述第三驱动电路的输出端相连,所述第三驱动电路的输入端与所述逻辑电路相连,所述输出电容的另一端和负载的另一端均接地,所述逻辑电路用于分别向所述第一驱动电路、所述第二驱动电路和所述第三驱动电路输入第一逻辑信号、第二逻辑信号和第三逻辑信号,所述第一驱动电路根据所述第一逻辑信号输出第一驱动信号,所述第二驱动电路根据所述第二逻辑信号输出第二驱动信号,所述第三驱动电路根据所述第二逻辑信号输出第三驱动信号,所述传输门的输入端相连,所述传输门的输出端与所述第二反相器的输入端相连,所述传输门的c端、所述第六晶体管的栅极、所述第一锁存器的输出端和所述第一反相器的输入端相互连接,所述传输门的端与所述第一反相器的输出端相连,所述第二反相器的输出端和所述第六晶体管的源极相互连接并形成为所述第三驱动电路的输出端;所述第六晶体管的漏极、所述第四晶体管的栅极、所述第五晶体管的栅极、所述第五晶体管的漏极和所述第一电流源的正极相互连接,所述第一电流源的负极接地;所述第四晶体管的源极与所述输入电压源的正极相连,所述第四晶体管的漏极与所述第五晶体管的源极相连;所述第一锁存器的重置端用于接收第一重置信号,所述第一锁存器的输入端与所述第一比较器的输出端相连,所述参考电压源的正极与所述第一比较器的负向输入端相连,所述参考电压源用于提供参考电压,所述第一比较器的正向输入端与所述第三晶体管的漏极相连,所述参考电压源的负极接地。

3.根据权利要求2所述的升压变换器,其特征在于,所述第四晶...

【专利技术属性】
技术研发人员:请求不公布姓名请求不公布姓名请求不公布姓名
申请(专利权)人:上海灿瑞科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1