System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 多媒体视频编码处理器制造技术_技高网

多媒体视频编码处理器制造技术

技术编号:41362505 阅读:2 留言:0更新日期:2024-05-20 10:11
本发明专利技术涉及编码处理器技术领域,尤其涉及多媒体视频编码处理器,包括处理器壳体,处理器壳体的一侧设置有散热格栅网板,处理器壳体的两侧设置有散热通风格栅,处理器壳体的顶部设置有编码数据处理机构,处理器壳体的内部一侧设置有视频处理机构,视频处理机构的一侧设置有编码处理机构,通过视频源数据通过序列端口送到视频随机存储器中,而P存取视频数据并用于显示或传送到远端,AXPEV视频信号处理器通过随机存储端口与视频随机存储器相连,而处理器的总线通过FIFO缓冲器与PCI桥路相连,用于和PC机交换编码后的数据。

【技术实现步骤摘要】

本专利技术涉及编码处理器,具体为多媒体视频编码处理器


技术介绍

1、本章节中的说明只提供涉及本公开的背景信息而不构成现有技术。

2、编解码器(codec)指的是一个能够对一个信号或者一个数据流进行变换的设备或者程序。这里指的变换既包括将信号或者数据流进行编码(通常是为了传输、存储或者加密)或者提取得到一个编码流的操作,也包括为了观察或者处理从这个编码流中恢复适合观察或操作的形式的操作。编解码器经常用在视频会议和流媒体等应用中,通常主要还是用在广电行业,作前端应用。

3、其中申请号为“cn109565595b”所公开的“一种使用基于分割的视频编码块划分的视频编码设备和方法”也是日益成熟的技术,其“视频信号包括多个可分成视频编码块的帧。视频信号当前帧的第一视频编码块划分为与相对于视频信号的第一参考帧的第一分段运动矢量相关联的第一分段和第二分段。第一视频编码块与多个虚拟分区相关联。每个虚拟分区与当前帧的多个视频编码块各自的子集相关联。各自子集的每个视频编码块与第一视频编码块相邻并且与运动矢量相关联。编码处理器基于与所选虚拟分区相关联的相邻视频编码块的至少一个运动矢量,针对每个虚拟分区,对第一分段运动矢量进行编码,以编码第一视频编码块。基于与第一分段运动矢量的编码相关联的相应性能指标来选择虚拟分区。生成所选虚拟分区的虚拟分区标识符和包括编码的第一分段运动矢量的编码信息。

4、但上述的视频编码设备设计存在以下缺点:该视频编码设备在进行视频编码过程中,无法进行视频编码处理,影响多媒体视频播放的应用。p>

5、因此,有必要提供多媒体视频编码处理器解决上述问题。


技术实现思路

1、针对现有技术的不足,本专利技术提供了供多媒体视频编码处理器,解决了
技术介绍
中提出的问题。

2、为实现上述目的,本专利技术提供如下技术方案:多媒体视频编码处理器,包括处理器壳体,所述处理器壳体的一侧设置有散热格栅网板,所述处理器壳体的两侧设置有散热通风格栅,所述处理器壳体的顶部设置有编码数据处理机构;

3、所述处理器壳体的内部一侧设置有视频处理机构;

4、所述视频处理机构的一侧设置有编码处理机构。

5、所述编码数据处理机构包括与处理器壳体内壁固定连接的risc精简指令模块,所述risc精简指令模块的一侧固定连接有数据输入输出模块,所述数据输入输出模块的一侧固定连接有地址产生模块,所述地址产生模块的一侧固定连接有单片模块,所述单片模块的一侧固定连接有多处理器模块,所述risc精简指令模块的一侧分别设置有输入输出单元、数据存储器、地址产生器、算术逻辑/中级单元、下一地址单元和程序控制单元。

6、优选的,所述处理器壳体的内壁固定连接有固定板,所述固定板的一侧固定连接有axpev视频信号处理器,所述axpev视频信号处理器的一侧固定连接有视频随机存储器,所述视频随机存储器的一侧设置有fifo缓冲器。

7、优选的,所述视频处理机构包括与处理器壳体的内壁另一侧固定连接有访问密集模块,所述访问密集模块的一侧设置有数据量处理模块,所述数据量处理模块的一侧固定连接有视频编码算法加速模块,所述视频编码算法加速模块的一侧固定连接有细粒度数据模块。

8、优选的,所述编码处理机构包括与处理器壳体一侧固定连接有小固定板,所述小固定板的一侧固定连接有面向多核处理器,所述面向多核处理器的一侧设置有视频编码分析模块。

9、优选的,所述处理器壳体的内壁顶部固定连接有对称多核器,所述对称多核器的一侧设置有视频编解码加速器。

10、与现有技术相比,本专利技术的有益效果是:

11、本专利技术提供了多媒体视频编码处理器:

12、1、通过视频源数据通过序列端口送到视频随机存储器中,而p存取视频数据并用于显示或传送到远端,axpev视频信号处理器通过随机存储端口与视频随机存储器相连,而处理器的总线通过fifo缓冲器与pci桥路相连,用于和pc机交换编码后的数据。

13、2、通过访问密集模块对同一段视频程序反复访问数据反复读取,达到较高的数据和代码的局部性,通过设置的数据量处理模块为达到实时处理的速度,每秒钟需处理视频帧数据,每秒处理近mb原始数据,如果是多视点视频,实际的数据还包含中间变量、输出结果,所以对于系统的数据读取、运算、传输能力提出了很高要求,根据上面介绍的视频编码算法的特点,视频编码的并行加速方法可以分为细粒度数据模块处理并行。

本文档来自技高网...

【技术保护点】

1.多媒体视频编码处理器,包括处理器壳体(1),其特征在于,所述处理器壳体(1)的一侧设置有散热格栅网板(101),所述处理器壳体(1)的两侧设置有散热通风格栅(102),所述处理器壳体(1)的顶部设置有编码数据处理机构(2);

2.根据权利要求1所述的多媒体视频编码处理器,其特征在于:所述编码数据处理机构(2)包括与处理器壳体(1)内壁固定连接的RISC精简指令模块(201),所述RISC精简指令模块(201)的一侧固定连接有数据输入输出模块(202),所述数据输入输出模块(202)的一侧固定连接有地址产生模块,所述地址产生模块的一侧固定连接有单片模块(203),所述单片模块(203)的一侧固定连接有多处理器模块(204),所述RISC精简指令模块(201)的一侧设置有分别设置有输入输出单元、数据存储器、地址产生器、算术逻辑/中级单元、下一地址单元和程序控制单元。

3.根据权利要求1所述的多媒体视频编码处理器,其特征在于:所述处理器壳体(1)的内壁固定连接有固定板(103),所述固定板(103)的一侧固定连接有AXPE1280V视频信号处理器(104),所述AXPE1280V视频信号处理器(104)的一侧固定连接有视频随机存储器(105),所述视频随机存储器(105)的一侧设置有FIFO缓冲器(106)。

4.根据权利要求1所述的多媒体视频编码处理器,其特征在于:所述视频处理机构(3)包括与处理器壳体(1)的内壁另一侧固定连接有访问密集模块(301),所述访问密集模块(301)的一侧设置有数据量处理模块(302),所述数据量处理模块(302)的一侧固定连接有视频编码算法加速模块(303),所述视频编码算法加速模块(303)的一侧固定连接有细粒度数据模块(304)。

5.根据权利要求1所述的多媒体视频编码处理器,其特征在于:所述编码处理机构(4)包括与处理器壳体(1)一侧固定连接有小固定板(401),所述小固定板(401)的一侧固定连接有面向多核处理器(402)。

6.根据权利要求5所述的多媒体视频编码处理器,其特征在于:所述面向多核处理器(402)的一侧设置有视频编码分析模块(403)。

7.根据权利要求1所述的多媒体视频编码处理器,其特征在于:所述处理器壳体(1)的内壁顶部固定连接有对称多核器(107),所述对称多核器(107)的一侧设置有视频编解码加速器(108)。

...

【技术特征摘要】

1.多媒体视频编码处理器,包括处理器壳体(1),其特征在于,所述处理器壳体(1)的一侧设置有散热格栅网板(101),所述处理器壳体(1)的两侧设置有散热通风格栅(102),所述处理器壳体(1)的顶部设置有编码数据处理机构(2);

2.根据权利要求1所述的多媒体视频编码处理器,其特征在于:所述编码数据处理机构(2)包括与处理器壳体(1)内壁固定连接的risc精简指令模块(201),所述risc精简指令模块(201)的一侧固定连接有数据输入输出模块(202),所述数据输入输出模块(202)的一侧固定连接有地址产生模块,所述地址产生模块的一侧固定连接有单片模块(203),所述单片模块(203)的一侧固定连接有多处理器模块(204),所述risc精简指令模块(201)的一侧设置有分别设置有输入输出单元、数据存储器、地址产生器、算术逻辑/中级单元、下一地址单元和程序控制单元。

3.根据权利要求1所述的多媒体视频编码处理器,其特征在于:所述处理器壳体(1)的内壁固定连接有固定板(103),所述固定板(103)的一侧固定连接有axpe1280v视频信号处理器(104),所述axpe1280v视频信号处理器(104)...

【专利技术属性】
技术研发人员:杨奕锋付成甘海洲
申请(专利权)人:深圳极简视界网络科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1