【技术实现步骤摘要】
本申请涉及芯片测试，尤其涉及一种测试装置、方法、电子设备及计算机可读存储介质。
技术介绍
1、芯片测试是保证芯片质量的重要环节，它可以帮助厂商提前发现和解决问题，减少后期的成本和风险。此外，芯片测试也是保证产品安全性和可靠性的重要手段，对于用户来说，芯片测试可以提供更好的使用体验和保障。
2、传统的芯片测试通常是在ate(automatic test equipment，自动测试设备)上实现的。在ate上芯片进行测试，需要预先生成相应的测试向量。然而，随着集成电路的快速发展，待测芯片的电路复杂程度和测试规模也随之增高，越是复杂的电路所需测试向量就越多，芯片测试过程中需要预先生成的测试向量的数量越来越庞大。
3、由于生成测试向量需要经历复杂的计算过程，且生成测试向量时需要消耗大量的数据处理资源和开发调试时间，现有的芯片测试方式成本较高。
技术实现思路
1、本申请提供了一种测试装置、方法、电子设备及计算机可读存储介质，简化芯片测试的计算过程，提高芯片测试的效率，降低芯片测试所需成本。
2、第一方面，本申请实施例提供了一种测试装置，包括：时钟源、异或比较电路。时钟源分别连接基准芯片和待测芯片，基准芯片和异或比较电路的第一输入端连接，待测芯片的输出端和异或的第二输入端连接，基准芯片和待测芯片为型号相同的芯片，且基准芯片满足测试要求；时钟源用于向基准芯片和待测芯片同时输出测试时钟信号；基准芯片用于在测试时钟信号的作用下输出基准输出信号；待测芯片用于在测试时
3、在一些实施方式中，异或比较电路用于比较基准输出信号和待测输出信号，并输出测试结果，包括：异或比较电路用于比较基准输出信号和待测输出信号，并输出比较电平；若比较电平为低电平，测试结果为满足测试要求；若比较电平为高电平，测试结果为不满足测试要求。
4、在一些实施方式中，比较电平为低电平，包括：比较电平在预设时段内恒为低电平；比较电平为高电平，包括：比较电平在预设时段内存在高电平。
5、在一些实施方式中，测试装置还包括第一模拟开关和第二模拟开关，第一模拟开关的两端分别连接时钟源的第一输出端和基准芯片的输入端，第二模拟开关的两端分别连接时钟源的第二输出端和基准芯片的输入端；第一模拟开关用于控制时钟源向基准芯片输出测试时钟信号，和控制时钟源停止向基准芯片输出测试时钟信号；第二模拟开关用于控制时钟源向待测芯片输出测试时钟信号，和控制时钟源停止向待测芯片输出测试时钟信号。
6、在一些实施方式中，装置还包括：第一同步电路和第二同步电路；时钟源还用于在向基准芯片和待测芯片同时输出测试时钟信号之前，向基准芯片和待测芯片输出同步时钟信号；第一同步电路用于在基准芯片响应于输入的同步时钟信号，输出第一特征信号时，输出第一锁止信号，第一锁止信号用于控制第一模拟开关关闭；第二同步电路用于在待测芯片响应于输入的同步时钟信号，输出第二特征信号时，输出第二锁止信号，第二锁止信号用于控制第二模拟开关关闭。
7、在一些实施方式中，在时钟源向基准芯片和待测芯片输出同步时钟信号之前，第一同步电路和第二同步电路为复位状态。
8、在一些实施方式中，第一同步电路还用于在基准芯片响应于输入的同步时钟信号，在预设时段内未输出第一特征信号时，输出第一报错信号，第一报错信号用于指示基准芯片存在故障；第二同步电路还用于在待测芯片响应于输入的同步时钟信号，在预设时段内未输出第二特征信号时，输出第二报错信号，第二报错信号用于指示待测芯片存在故障。
9、第二方面，本申请实施例提供了一种测试方法，应用于测试装置，测试装置包括：时钟源、异或比较电路；时钟源分别连接基准芯片和待测芯片，基准芯片和异或比较电路的第一输入端连接，待测芯片的输出端和异或的第二输入端连接，基准芯片和待测芯片为型号相同的芯片，且基准芯片满足测试要求；方法包括；时钟源向基准芯片和待测芯片同时输出测试时钟信号；基准芯片在测试时钟信号的作用下输出基准输出信号；待测芯片于在测试时钟信号的作用下输出待测输出信号；异或比较电路比较基准输出信号和待测输出信号，并输出测试结果，测试结果表征待测芯片是否满足测试要求。
10、第三方面，本申请实施例提供了一种电子设备，包括处理器和存储器，处理器用于执行存储器中存储的计算机程序以实现如上述第二方面中的方法。
11、第四方面，本申请实施例提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，其特征在于，计算机程序被处理器执行时实现如上述第二方面中的方法。
12、本申请实施例提供的技术方案中，测试装置可以包括时钟源和异或比较电路。时钟源分别连接基准芯片和待测芯片，基准芯片和异或比较电路的第一输入端连接，待测芯片的输出端和异或的第二输入端连接，基准芯片和待测芯片为型号相同的芯片，且基准芯片满足测试要求。时钟源用于向基准芯片和待测芯片同时输出测试时钟信号。基准芯片用于在测试时钟信号的作用下输出基准输出信号；待测芯片用于在测试时钟信号的作用下输出待测输出信号。异或比较电路用于比较基准输出信号和待测输出信号，并输出测试结果，测试结果用于表征待测芯片是否满足测试要求。本申请实施例提供的技术方案无需生成测试向量，能够简化芯片测试的计算过程，提高芯片测试的效率，降低芯片测试所需成本。
本文档来自技高网...【技术保护点】
1.一种测试装置，其特征在于，包括：时钟源、异或比较电路；
2.根据权利要求1所述的测试装置，其特征在于，所述异或比较电路用于比较所述基准输出信号和所述待测输出信号，并输出测试结果，包括：
3.根据权利要求1所述的测试装置，其特征在于，所述测试装置还包括第一模拟开关和第二模拟开关，所述第一模拟开关的两端分别连接所述时钟源的第一输出端和所述基准芯片的输入端，所述第二模拟开关的两端分别连接所述时钟源的第二输出端和所述基准芯片的输入端；
4.根据权利要求1或2任一项所述的测试装置，其特征在于，所述装置还包括：第一同步电路和第二同步电路；
5.根据权利要求4所述的测试装置，其特征在于，所述时钟源向所述基准芯片和所述待测芯片输出同步时钟信号之前，所述第一同步电路和所述第二同步电路为复位状态。
6.根据权利要求1或2任一项所述的测试装置，其特征在于，
7.一种测试方法，其特征在于，应用于测试装置，所述测试装置包括：时钟源、异或比较电路；所述时钟源分别连接基准芯片和待测芯片，所述基准芯片和异或比较电路的第一输入端连接，所述
8.根据权利要求7所述的测试方法，其特征在于，所述测试装置还包括第一模拟开关和第二模拟开关，所述第一模拟开关的两端分别连接所述时钟源的第一输出端和所述基准芯片的输入端，所述方法还包括：
9.一种电子设备，其特征在于，包括处理器和存储器，所述处理器用于执行所述存储器中存储的计算机程序以实现如上述权利要求7或8中任一项中所述的方法。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如上述权利要求7或8中任一项中所述的方法。
...【技术特征摘要】
1.一种测试装置，其特征在于，包括：时钟源、异或比较电路；
2.根据权利要求1所述的测试装置，其特征在于，所述异或比较电路用于比较所述基准输出信号和所述待测输出信号，并输出测试结果，包括：
3.根据权利要求1所述的测试装置，其特征在于，所述测试装置还包括第一模拟开关和第二模拟开关，所述第一模拟开关的两端分别连接所述时钟源的第一输出端和所述基准芯片的输入端，所述第二模拟开关的两端分别连接所述时钟源的第二输出端和所述基准芯片的输入端；
4.根据权利要求1或2任一项所述的测试装置，其特征在于，所述装置还包括：第一同步电路和第二同步电路；
5.根据权利要求4所述的测试装置，其特征在于，所述时钟源向所述基准芯片和所述待测芯片输出同步时钟信号之前，所述第一同步电路和所述第二同步电路为复位状态。
6.根据权利要求1或2任一项所述的测试装置，其特征在于，
...
【专利技术属性】
技术研发人员：王英广，孔晓琳，王健，云星，付有良，陈志祥，
申请(专利权)人：珠海芯试界半导体科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。