【技术实现步骤摘要】
本专利技术涉及一种存储器及其控制电路，且特别涉及一种非易失性存储器及其相关的参考电流产生器。
技术介绍
1、众所周知，非易失性存储器可在电源消失之后，仍可继续保存数据，因此非易失性存储器已经广泛的运用于电子产品中。
2、一般来说，非易失性存储器中包括存储器胞阵列(memory cell array)，存储器胞阵列中包括多个存储器胞(memory cell)，判断存储器胞的存储状态即可得知非易失性存储器所存储的数据。
3、请参照图1，其所绘示为非易失性存储器示意图。非易失性存储器100包括一存储器模块(memory module)110、一参考电流产生器(reference current generator)120与一感测电路(sensing circuit)130。存储器模块110还包括一存储器胞阵列112与切换电路(switching circuit)114。存储器胞阵列112由m×n的存储器胞所组成，存储器胞阵列112连接至源极线sl、抹除线el、m条字线wl1～wlm以及n条位线bl1～bln。切换电路114连接至n条位线bl1～bln与x条数据线dl1～dlx。再者，感测电路130连接至x条数据线dl1～dlx并产生x个数据信号do1～dox。其中，m、n、x为正整数。基本上，非易失性存储器100可以进行编程动作(program action)、抹除动作(erase action)或者读取动作(read action)。其中，在进行完编程动作或者抹除动作后，存储器胞阵列112中特定存储器胞的存储
4、在读取动作时，m条字线wl1～wlm其中之一动作(active)，以决定存储器胞阵列112中的一条选定列(selected row)，选定列的n个存储器胞为选定存储器胞。再者，切换电路114根据多个读取周期(read cycle)，将部分的位线bl1～bln连接至数据线dl1～dlx，使得感测电路130产生数据信号do1～dox。
5、举例来说，m等于1024，n等于32、x等于16。在读取动作时，字线wl1动作(active)，存储器胞阵列112中的第一列为选定列(selected row)，选定列的32个存储器胞为选定存储器胞。再者，在第一读取周期时，切换电路114将位线bl1～bl16连接至数据线dl1～dl16，使得感测电路130产生数据信号do1～do16。接着，在第二读取周期时，切换电路114将位线bl17～bl32连接至数据线dl1～dl16，使得感测电路130产生数据信号do1～do16。也就是说，第一读取周期所产生的数据信号do1～do16代表选定列中前16个选定存储器胞的存储状态。第二读取周期所产生的数据信号do1～do16代表选定列中后16个选定存储器胞的存储状态。
6、当然，在某些小尺寸(small size)的存储器胞阵列112中，位线bl1～bln的数目与数据线dl1～dlx的数目相同(亦即，n等于x)时，切换电路114可以省略，位线bl1～bln即为数据线dl1～dlx。也就是说，进行一次读取周期即可获得存储器胞阵列112中选定列中所有选定存储器胞的存储状态。
7、再者，参考电流产生器120提供参考电流iref至感测电路130，而感测电路130根据参考电流iref来判断对应选定存储器胞的存储状态。举例来说，存储器胞有二种存储状态，第一存储状态可为开启状态(on state)，第二存储状态可为关闭状态(off state)。开启状态的存储器胞可产生较大的存储器胞电流(cell current)icell，此存储器胞电流icell可以称为开启电流(on current)。另外，关闭状态的存储器胞可产生较小的存储器胞电流icell，此存储器胞电流icell可以称为关闭电流(off current)。
8、如图1所示，感测电路130包括x个感测放大器(sense amplifier)131～13x。每一个感测放大器131～13x连接在对应的一条数据线dl1～dlx。x个感测放大器131～13x接收参考电流iref，并根据对应数据线dl1～dlx上的存储器胞电流icell来产生数据信号do1～dox。其中，x个感测放大器131～13x的结构与运作原理相同。
9、以单一个感测放大器131为例来说明，在一个读取周期时，存储器胞阵列112中的一个选定存储器胞经由切换电路114连接至数据线dl1。再者，感测放大器131接收参考电流iref与存储器胞电流icell，并根据参考电流iref与存储器胞电流icell的大小来产生数据信号do1，并决定选定存储器胞的存储状态。举例来说，当存储器胞电流icell大于参考电流iref时，感测放大器131输出第一逻辑电平的数据信号do1，代表选定存储器胞为第一存储状态，亦即开启状态(on state)。反之，当存储器胞电流icell小于参考电流iref时，感测放大器131输出第二逻辑电平的数据信号do1，代表选定存储器胞为第二存储状态，亦即关闭状态(offstate)。
10、一般来说，已知非易失性存储器100会接收固定的供应电压(supply voltage，vs)。为了防止供应电压vs变化导致参考电流iref变化，进而造成感测电路130误判。已知非易失性存储器100中的参考电流产生器120包括一带差参考电路(bandgap referencecircuit)。带差参考电路可以产生几乎不随供应电压vs变化的参考电流iref。也就是说，当供应电压vs变化时，带差参考电路仍可产生稳定的参考电流iref。
11、然而，在某些特定规格中，允许非易失性存储器100接收大范围(例如，1.7v～5.75v)的供应电压vs，仍能够正常运作。也就是说，使用者可在1.7v～5.75之间决定一个特定的供应电压vs提供给非易失性存储器100，都可以让非易失性存储器100可以正常运作。举例来说，在选定存储器胞的第一模式下，当使用者决定的供应电压vs为1.7v时，非易失性存储器100能够正常运作。在选定存储器胞的第二模式下，当使用者决定的供应电压vs为5.75v时，非易失性存储器100也要能够正常运作。
12、当供应电压vs的变化很大时，选定存储器胞的存储器胞电流icell也会大幅变化，此时参考电流产生器120提供的参考电流iref会造成感测电路130误判。也就是说，利用已知带差参考电路所组成的参考电流产生器120无法运用于特殊规格的非易失性存储器100。
技术实现思路
1、本专利技术为一种非易失性存储器，包括：一存储器模块，包括多条数据线；一感测电路，耦接至该存储器模块的这些数据线，且该感测电路中的一第一感测放大器耦接至这些数据线中的一第一数据线；以及，一参考电流产生器，接收一供应电压，且该参考电流产生器提供一参考电流至该感测电路；其中，该参考电流产生器包括：一控制电压产生电本文档来自技高网...
【技术保护点】
1.一种非易失性存储器，包括：
2.如权利要求1所述的非易失性存储器，其中该第一电流路径选择电路包括：
3.如权利要求1所述的非易失性存储器，其中该第一电流路径选择电路包括：
4.如权利要求1所述的非易失性存储器，其中该第一电流路径选择电路包括第一电流路径，且该第一电流路径包括：
5.如权利要求1所述的非易失性存储器，其中该第一电流路径选择电路包括第一电流路径与第二电流路径，其中该第一电流路径包括：
6.如权利要求1所述的非易失性存储器，其中该控制电压产生电路包括：
7.如权利要求6所述的非易失性存储器，其中该第一电阻由第二晶体管所组成，该第二晶体管的第一漏/源端连接至该第一节点，该第二晶体管的栅极端连接至该接地端，该第二晶体管的第二漏/源端连接至该第二节点。
8.如权利要求7所述的非易失性存储器，其中该控制电压产生电路还包括：第三电流路径选择电路，连接在该供应电压与该第二节点之间，该第三电流路径选择电路接收该控制信号，并根据该控制信号产生第二电流。
9.如权利要求8所述的非易失性存储
10.如权利要求8所述的非易失性存储器，其中该第三电流路径选择电路包括：
11.如权利要求6所述的非易失性存储器，其中该第二电流路径选择电路包括：
12.如权利要求6所述的非易失性存储器，其中该第二电流路径选择电路包括第一电流路径与第二电流路径，其中该第一电流路径包括：
13.如权利要求6所述的非易失性存储器，其中该第一偏压电路包括：
14.如权利要求6所述的非易失性存储器，其中该第二偏压电路包括：
15.如权利要求6所述的非易失性存储器，其中根据该选定存储器胞的开启电流与关闭电流的特性，将该控制信号设定为该第一数值。
16.如权利要求1所述的非易失性存储器，其中该第一感测放大器包括：
17.如权利要求1所述的非易失性存储器，其中该第一感测放大器包括：
18.如权利要求1所述的非易失性存储器，还包括第一箝位元件，该第一感测放大器经由该第一箝位元件耦接至该第一数据线。
19.如权利要求18所述的非易失性存储器，还包括第二箝位元件，该镜射电路的该电流输入端经由该第二箝位元件耦接至该第一电流路径选择电路。
20.如权利要求18所述的非易失性存储器，其中该第一箝位元件包括第一晶体管，该第一晶体管的第一漏/源端连接至该第一感测放大器，该第一晶体管的第二漏/源端连接至该第一数据线，该第一晶体管的栅极端连接至箝位电压产生电路用以接收箝位电压。
21.如权利要求20所述的非易失性存储器，其中该箝位电压产生电路包括：
22.如权利要求21所述的非易失性存储器，其中该第一电阻由第四晶体管所组成，该第四晶体管的第一漏/源端连接至该第一节点，该第四晶体管的栅极端连接至该接地端，该第四晶体管的第二漏/源端连接至该第二节点。
23.如权利要求21所述的非易失性存储器，其中该第二电流路径选择电路包括：
24.如权利要求21所述的非易失性存储器，其中该第二电流路径选择电路包括第一电流路径与第二电流路径，其中该第一电流路径包括：
25.如权利要求21所述的非易失性存储器，其中该第一偏压电路包括：
26.如权利要求21所述的非易失性存储器，其中该第二偏压电路包括：
...【技术特征摘要】
1.一种非易失性存储器，包括：
2.如权利要求1所述的非易失性存储器，其中该第一电流路径选择电路包括：
3.如权利要求1所述的非易失性存储器，其中该第一电流路径选择电路包括：
4.如权利要求1所述的非易失性存储器，其中该第一电流路径选择电路包括第一电流路径，且该第一电流路径包括：
5.如权利要求1所述的非易失性存储器，其中该第一电流路径选择电路包括第一电流路径与第二电流路径，其中该第一电流路径包括：
6.如权利要求1所述的非易失性存储器，其中该控制电压产生电路包括：
7.如权利要求6所述的非易失性存储器，其中该第一电阻由第二晶体管所组成，该第二晶体管的第一漏/源端连接至该第一节点，该第二晶体管的栅极端连接至该接地端，该第二晶体管的第二漏/源端连接至该第二节点。
8.如权利要求7所述的非易失性存储器，其中该控制电压产生电路还包括：第三电流路径选择电路，连接在该供应电压与该第二节点之间，该第三电流路径选择电路接收该控制信号，并根据该控制信号产生第二电流。
9.如权利要求8所述的非易失性存储器，其中该第三电流路径选择电路包括：
10.如权利要求8所述的非易失性存储器，其中该第三电流路径选择电路包括：
11.如权利要求6所述的非易失性存储器，其中该第二电流路径选择电路包括：
12.如权利要求6所述的非易失性存储器，其中该第二电流路径选择电路包括第一电流路径与第二电流路径，其中该第一电流路径包括：
13.如权利要求6所述的非易失性存储器，其中该第一偏压电路包括：
14.如权利要求6所述的非易失性存储器，其中该第二偏压电路包括：
【专利技术属性】
技术研发人员：黄智扬，萧婉匀，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。