半导体装置及其制造方法制造方法及图纸

具有下部电极（１５）、强电介质膜（１６）以及上部电极（１７）的强电介质电容器由层间绝缘膜（１８）覆盖。下部电极（１５）一端被加工成梳齿状，为了与其残存部匹配，在层间绝缘膜（１８）上形成有多个接触孔（２１）。即，在多个接触孔（２１）中的至少两个接触孔的下端之间，在下部电极（１５）上设置有间隙（切口）。并且，经由接触孔（２１）与下部电极（１５）连接的布线（２５）形成在层间绝缘膜（１８）上。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种实现提高强电介质电容器的电极和布线之间的接触的 。
技术介绍
近年来，作为即使切断电源也能存储信息的非易失存储器，强电介质存 储器(FeRAM)引人关注。FeRAM利用强电介质的磁滞特性来存储信息。 在强电介质存储器，按每一个存储器单元设置有强电介质电容器。强电介质 电容器是在一对电极之间作为电容器电介质而设置有强电介质膜。由于强电 介质电容器相应于电极间的施加电压而产生极化，即使取消施加电压，也保 留自发极化，所以能够保留信息。另外，当施加电压的极性翻转时，自发极 化的极性也翻转。如果能检测出此自发极化，就能读出信息。另夕卜，因为强电介质膜的电容比Si02膜的电容大，所以也有将强电介质 电容器编入升压电路或平滑电路的情况。在被编入升压电路或平滑电路的强 电介质电容器中，下部电极、强电介质膜以及上部电极的任意一个都比构成 存储器单元的强电介质电容器大。因此，在下部电极上形成有多个接触孔。在此，针对具有具备了强电介质电容器的周边电路的半导体装置的以往 的制造方法进行说明。附图说明图18A以及图18B至图20A以及图20B是表示以往 的半导体装置的制造方法的图。此外，图18B、图19B以及图20B是沿图 18A、图19A以及图20A中的II-II线的剖面图。在制造这样的半导体装置(强电介质存储器)时，首先，在半导体基板、例如Si基板上形成CMOS晶体管等元件之后，形成层间绝缘膜以及布线等， 如图18A以及图18B所示，形成氧化铝膜111作为强电介质电容器的粘合层 (基底膜)。接着，在氧化铝膜lll上依次形成下部电极用的导电膜(下部 电极膜)以及强电介质膜。形成Pt膜来作为下部电极膜，形成Pb (Zr、 Ti) 03膜(PZT膜)来作为强电介质膜。接着，通过进行热处理，使强电介质膜 结晶化。其后，在强电介质膜上形成IrOj莫来作为上部电极用的导电膜(上 部电极膜)。并且，通过按上部电极膜、强电介质膜以及下部电极膜的顺序 加工这些膜，从而在形成FeRAM单元阵列的预定区域内，在形成多个强电 介质电容器(未图示)的同时，在形成包含升压电路以及平滑电路的周边电 路的预定区域内，如图18A以及图18B所示，形成下部电极115、 PZT膜 116以及上部电极117。此外，各下部电极115的平面形状是短边长度为50pm 6(Vm、长边的 长度为200nm 250nm的长方形。另外，设置于强电介质存储器单元阵列的 下部电极的平面形状是短边长度为4.0prn、长边的长度为560pm的长方形。加工完这些膜之后，形成TEOS氧化膜118作为层间绝缘膜，对该TEOS 氧化膜118通过CMP (化学机械研磨)进行平坦化。接着，在TEOS氧化膜 118以及氧化铝膜111等上形成接触孔(未图示)，该接触孔直到形成在下 部电极115的下方的扩散层(半导体基板)等。接着，如图19A以及图19B 所示，在TEOS氧化膜118形成直到下部电极115的接触孔121以及直到上 部电极117的接触孔122。此时，在每一个下部电极115形成多个接触孔121。接着，整个面上形成作为下部阻挡金属(barrier metal)膜的TiN膜(150nm 左右)、Al膜以及作为上部阻挡金属膜的TiN膜，通过在这些膜上形成图形， 如图20A以及图20B所示，形成经由所有的接触孔121而与下部电极115 连接的布线125、以及经由接触孔122与上部电极117连接的布线126。此外，即使是强电介质存储器单元阵列部，也和周边电路部并行而进行 布线的形成等。接着，形成覆盖布线125以及126的层间绝缘膜之后，在35(TC的N2 环境中进行60分钟的用于除去该层间绝缘膜的水分的热处理。 之后，进一步形成布线以及层间绝缘膜来完成半导体装置。但是，实际上，本专利技术人观察用这种以往的方法所制造的半导体装置的 表面的结果是，在周边电路部的下部电极的接触部的附近存在凹陷这样的异 常。这种异常在存储器单元阵列部并未产生。本申请专利技术人为了确定该异常是怎样的情况而进行了剖面观察以及组成分析。图21A至图21C是表示接触部附近的布线的组成分析的结果的曲线图。在剖面观察中，在下部电极的接触部附近，布线产生变色。另外，如图21A至图21C所示，在本来应该显著 出现A1的峰值的区域出现了 Si以及Pt等的峰值。这表示伴随着反应，这些 原子扩散到布线中。另外，在具有强电介质电容器的半导体装置中，为了改善强电介质膜的 特性，在形成了上部电极之后，必须进行在氧气环境中的退火处理。因此， 作为电极材料，使用难以氧化的材料、或者即使氧化也保持导电体状态的材 料。作为这种材料，主要使用Pt、 Ir、或者IrO,这样的铂族类金属及其氧化 物。另外，作为其它的布线材料，在其它的半导体装置中也使用一般所使用 的A1。并且，在强电介质电容器中，经由Al布线与其它的元件等连接。此 时，强电介质膜的厚度比较厚，电容器的垂直方向的尺寸也比较大。因此， 朝向电容器电极的接触孔较深的居多。并且，经由该接触孔形成有A1布线。但是，公知Al和Pt等的铂族类金属发生共晶反应，如JP特许第3045928 号说明书和JP特许第3165093号说明书所记载的那样，需要在它们之间形 成TiN膜等的阻挡金属膜。即，如图22所示，在绝缘膜145上形成有具有 由Pt构成的下部电极148的强电介质电容器，以覆盖该强电介质电容器的方 式形成有绝缘膜146。并且，在绝缘膜146上形成有直到下部电极148的接 触孔，在绝缘膜146上形成有经由该接触孔内而与下部电极148连接的阻挡 金属膜151以及布线152。阻挡金属膜151以及布线152分别由TiN、 Al构 成。可是，Pt以及TiN的结晶沿相互相同的方位取向，所以当在TiN阻挡金 属膜上形成Al布线之后进行热处理时，存在Pt穿过TiN阻挡金属膜而与Al 反应的情况。并且，当这种反应发生时，不仅会引起接触不良，还会产生向 上方的较大的凸起，进而也产生对上层布线的影响。通常，在LOGIC产品中，在Ti膜上形成TiN膜而使用层叠阻挡金属膜， 但是，在强电介质电容器中，Ti膜在接触界面从使用于电极的铂族类金属氧化物吸收02，形成TiOx层。其结果是，接触电阻变高。另外，在JP特开 2002-100740号公报中，记载了在TiN膜上形成了Ti膜的层叠阻挡金属膜， 但是在该结构中，Ti和Al反应，产生电迁移。专利文献1: JP特许第3045928号说明书；专利文献2: JP特许第3165093号说明书；专利文献3: JP特开2002-100740号公报。专利技术的公开本专利技术的目的在于提供一种能够抑制强电介质电容器的电极和布线之 间的反应而得到良好的接触部的。本申请第一以及第二专利技术所述的半导体装置是以下述半导体装置为对象，该半导体装置具有强电介质电容器，其具有下部电极、强电介质膜以 及上部电极；层间绝缘膜，其形成在上述强电介质电容器上，相对于上述下 部电极形成有多个接触孔；布线，其形成在上述层间绝缘膜上，经由上述接 触孔而与上述下部电极连接。并且，第一专利技术的特征在于，在上述多个接触孔中的至少两个接触孔的 下端之间，在上述下部电极上设置有间隙。另外，第二专利技术的特征在于，在 上述多个接触孔本文档来自技高网...

【技术保护点】
一种半导体装置，具有：　　　　强电介质电容器，其具有下部电极、强电介质膜以及上部电极；　　　　层间绝缘膜，其形成在上述强电介质电容器上，相对于上述下部电极形成有多个接触孔；　　　　布线，其形成在上述层间绝缘膜上，经由上述接触孔与上述下部电极连接，　　　　上述半导体装置的特征在于，　　　　上述布线具有Ｉｒ膜或者Ｐｔ膜。

【技术特征摘要】
1.一种半导体装置，具有强电介质电容器，其具有下部电极、强电介质膜以及上部电极；层间绝缘膜，其形成在上述强电介质电容器上，相对于上述下部电极形成有多个接触孔；布线，其形成在上述层间绝缘膜上，经由上述接触孔与上述下部电极连接，上述半导体装置的特征在于，上述布线具有Ir膜或者Pt膜。2. 如权利要求1所述的半导体装置，其特征在于，具有形成在上述布线上的TiN膜。3. —种半导体装置的制造方法，包括形成强电介质电容器的工序，该强电介质电容器具有下部电极、强电介质膜及上部电极；在上述强电介质电容器上形成层间绝缘膜的工序，该层间绝缘膜相对于上述下部电极具有多个接触孔；在上述层间绝缘膜上形成布线的工序，该布线经由上述接触孔与上述下部电极连接，上述半导体装置的制造方法的特征在于，形成上述布线的工序包括形成Ir膜或者...

【专利技术属性】
技术研发人员：高松知广，三浦寿良，中村光宏，立花宏俊，小室玄一，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]