System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体器件及其制造方法技术_技高网

半导体器件及其制造方法技术

技术编号:41326462 阅读:9 留言:0更新日期:2024-05-13 15:03
一种半导体器件,包含具有主动组件区和被动组件区的基底,化合物半导体通道层、化合物半导体阻障层、第一化合物半导体盖层,依序设置于基底之上,且位于主动组件区,栅极电极设置于第一化合物半导体盖层上,源极电极和漏极电极设置于化合物半导体阻障层上,且分别位于栅极电极的两侧,以构成高电子迁移率晶体管,以及第二化合物半导体盖层设置于基底之上,且位于被动组件区,以构成电阻器。

【技术实现步骤摘要】

【】本揭露是关于半导体器件,特别是关于整合电阻器和高电子迁移率晶体管的半导体器件及其制造方法


技术介绍

0、【现有技术】

1、在交流/直流(ac/dc)电源转换的电路中,通常会使用电阻器来当成分压器使用。目前大多数的半导体组件都是以硅作为基础材料与通道,而一般使用硅的半导体组件通常采用多晶硅制作电阻器,并且将多晶硅电阻器放置在场氧化物(field oxide,fox)上。这种多晶硅电阻器能承受的电压会受限于场氧化物的厚度,并且当电阻器两端的电压加大时,会导致多晶硅空乏(poly depletion)现象变得更加严重,造成电阻值在电压变化时为非线性。

2、随着高电压高功率组件的发展,使用氮化镓(gan)的半导体组件,例如高电子迁移率晶体管(high electron mobility transistor,hemt)因为具有低的导通电阻以及耐高压、高频和高电流等优点,已逐渐取代使用硅的半导体组件。然而,在交流/直流(ac/dc)电源转换的电路和其他数字逻辑(digital logic)电路中,如何将电阻器与高电子迁移率晶体管整合仍有许多问题需要克服。


技术实现思路

0、
技术实现思路

1、有鉴于此,本揭露提出一种整合电阻器和高电子迁移率晶体管的半导体器件及其制造方法,其利用形成高电子迁移率晶体管的盖层的化合物半导体材料层,不需额外新增制程和光罩,即可在被动组件区形成电阻器,以完成整合电阻器和高电子迁移率晶体管的半导体器件。

2、根据本揭露的一实施例,提供一种半导体器件,包括基底、化合物半导体通道层、化合物半导体阻障层、第一化合物半导体盖层、栅极电极、源极电极、漏极电极、以及第二化合物半导体盖层。基底具有主动组件区和被动组件区,化合物半导体通道层、化合物半导体阻障层及第一化合物半导体盖层依序设置于基底之上,且位于主动组件区,栅极电极设置于第一化合物半导体盖层上,源极电极和漏极电极设置于化合物半导体阻障层上,且分别位于栅极电极的两侧,以构成高电子迁移率晶体管,以及第二化合物半导体盖层设置于基底之上,且位于被动组件区,以构成电阻器。

3、根据本揭露的一实施例,提供一种半导体器件的制造方法,包括以下步骤:提供基底,具有主动组件区和被动组件区;在基底之上,于主动组件区和被动组件区内依序形成化合物半导体通道层、化合物半导体阻障层、及化合物半导体盖层;在被动组件区的化合物半导体通道层内形成隔离区;图案化该化合物半导体盖层,以于主动组件区内形成第一化合物半导体盖层,并于被动组件区内形成第二化合物半导体盖层,其中第二化合物半导体盖层构成电阻器;在第一化合物半导体盖层上形成栅极电极;以及在化合物半导体阻障层上形成源极电极和漏极电极,分别位于栅极电极的两侧,以构成高电子迁移率晶体管。

4、为了让本揭露的特征明显易懂,下文特举出实施例,并配合所附图式,作详细说明如下。

本文档来自技高网...

【技术保护点】

1.一种半导体器件,包括:

2.如权利要求1所述的半导体器件,其中该第一化合物半导体盖层沿着一第一方向延伸,该第二化合物半导体盖层沿着一第二方向延伸,且该第一方向和该第二方向不同。

3.如权利要求1所述的半导体器件,其中该第一化合物半导体盖层的组成包括p型氮化镓(GaN),该第二化合物半导体盖层的组成包括氮化镓、p型氮化镓或n型氮化镓。

4.如权利要求1所述的半导体器件,其中该第一化合物半导体盖层和该第二化合物半导体盖层包括掺杂浓度不同的p型氮化镓(GaN)。

5.如权利要求1所述的半导体器件,还包括:

6.如权利要求1所述的半导体器件,其中该第二化合物半导体盖层的俯视形状包括长条形、连续弯曲形或螺旋形。

7.如权利要求1所述的半导体器件,其中该化合物半导体通道层和该化合物半导体阻障层从该主动组件区连续延伸至该被动组件区内,且该半导体器件还包括一隔离区设置于该化合物半导体通道层中,位于该第二化合物半导体盖层正下方,且该隔离区的底面高于该化合物半导体通道层的底面,或者与该化合物半导体通道层的底面齐平。

<p>8.如权利要求7所述的半导体器件,其中该隔离区包括一惰性离子布植区或一浅沟槽隔离区。

9.如权利要求1所述的半导体器件,其中该化合物半导体通道层和该化合物半导体阻障层在该被动组件区具有一凹陷,且该第二化合物半导体盖层设置于该凹陷内。

10.如权利要求9所述的半导体器件,其中该凹陷的底面高于该化合物半导体通道层的底面,或者与该化合物半导体通道层的底面齐平。

11.如权利要求1所述的半导体器件,还包括一磊晶迭层设置在该基底与该化合物半导体通道层之间,且位于该主动组件区和该被动组件区。

12.如权利要求11所述的半导体器件,其中该第二化合物半导体盖层的底面接触该磊晶迭层的顶面。

13.如权利要求1所述的半导体器件,还包括一第三化合物半导体盖层设置于该基底之上,位于该被动组件区,其中该第二化合物半导体盖层和该第三化合物半导体盖层具有不同的电阻值,且该第三化合物半导体盖层电连接至该第二化合物半导体盖层。

14.如权利要求13所述的半导体器件,其中该第一化合物半导体盖层、该第二化合物半导体盖层和该第三化合物半导体盖层的组成皆相同。

15.一种半导体器件的制造方法,包括:

16.如权利要求15所述的半导体器件的制造方法,还包括:

17.如权利要求15所述的半导体器件的制造方法,其中形成该隔离区包括在该被动组件区的该化合物半导体通道层内植入惰性离子,以形成一惰性离子布植区,位于该第二化合物半导体盖层正下方。

18.如权利要求15所述的半导体器件的制造方法,其中形成该隔离区包括蚀刻移除在该被动组件区的该化合物半导体通道层和该化合物半导体阻障层,以形成一凹陷,且该第二化合物半导体盖层形成于该凹陷内。

19.如权利要求15所述的半导体器件的制造方法,其中形成该隔离区包括在该被动组件区的该化合物半导体通道层和该化合物半导体阻障层中形成一浅沟槽隔离区,位于该第二化合物半导体盖层正下方。

20.如权利要求15所述的半导体器件的制造方法,其中图案化该化合物半导体盖层还包括在该被动组件区形成一第三化合物半导体盖层,该第二化合物半导体盖层和该第三化合物半导体盖层具有不同的电阻值,且该第三化合物半导体盖层电连接至该第二化合物半导体盖层。

...

【技术特征摘要】

1.一种半导体器件,包括:

2.如权利要求1所述的半导体器件,其中该第一化合物半导体盖层沿着一第一方向延伸,该第二化合物半导体盖层沿着一第二方向延伸,且该第一方向和该第二方向不同。

3.如权利要求1所述的半导体器件,其中该第一化合物半导体盖层的组成包括p型氮化镓(gan),该第二化合物半导体盖层的组成包括氮化镓、p型氮化镓或n型氮化镓。

4.如权利要求1所述的半导体器件,其中该第一化合物半导体盖层和该第二化合物半导体盖层包括掺杂浓度不同的p型氮化镓(gan)。

5.如权利要求1所述的半导体器件,还包括:

6.如权利要求1所述的半导体器件,其中该第二化合物半导体盖层的俯视形状包括长条形、连续弯曲形或螺旋形。

7.如权利要求1所述的半导体器件,其中该化合物半导体通道层和该化合物半导体阻障层从该主动组件区连续延伸至该被动组件区内,且该半导体器件还包括一隔离区设置于该化合物半导体通道层中,位于该第二化合物半导体盖层正下方,且该隔离区的底面高于该化合物半导体通道层的底面,或者与该化合物半导体通道层的底面齐平。

8.如权利要求7所述的半导体器件,其中该隔离区包括一惰性离子布植区或一浅沟槽隔离区。

9.如权利要求1所述的半导体器件,其中该化合物半导体通道层和该化合物半导体阻障层在该被动组件区具有一凹陷,且该第二化合物半导体盖层设置于该凹陷内。

10.如权利要求9所述的半导体器件,其中该凹陷的底面高于该化合物半导体通道层的底面,或者与该化合物半导体通道层的底面齐平。

11.如权利要求1所述的半导体器件,还包括一磊晶迭层设置在该基底与该化合物半导体通道层之间,且位...

【专利技术属性】
技术研发人员:林鑫成黄嘉庆
申请(专利权)人:世界先进积体电路股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1