【技术实现步骤摘要】
本专利技术涉及芯片测试，尤其涉及实时响应多芯片多测试任务的并行调度方法、设备及介质。
技术介绍
1、电子信息行业正在蓬勃发展，尤其是芯片的技术不断更新迭代，随着新芯片的设计开发及生产，产生了大量的芯片批量测试需求，需要设计相关的芯片测试方法对测试流程进行优化以达到芯片的快速准确测试。
2、由于芯片属于高端制造行业，目前用于批量测试芯片的自动化设备购置费用也非常高昂，故中小芯片企业一般选择向芯片测试厂商租用自动化测试设备，并按各企业提供的测试软件进行芯片的自动化批量测试，租用自动化测试设备按使用时长计费且费率很高，因此要减少芯片的测试成本需要尽量提高芯片的测试速度。中国专利公开号cn116414639b，公开日为2023年11月28日，名称为“芯片测试机的测试调度方法及装置、电子设备、存储介质”公开了一种可用于芯片测试的调度方法，通过对测试进程指令进行分级缓存并进行指令优先级排序，在一定程度上能够降低软硬件之间的耦合度，以此提高芯片测试机的测试效率。然而在对芯片的并行调度测试方面还没有给出高效可行的解决方案，对测试任务的接收和响应的实时性方面存在不足，这些待完善的部分仍会在很大程度上影响到测试软件在执行芯片测试任务时的实时性和高效性。
技术实现思路
1、本专利技术克服了芯片批量测试效率低、测试响应实时性和可靠性不足等问题，提供了实时响应多芯片多测试任务的并行调度方法、设备及介质，方法通过中断实时接收响应外部的新测试任务请求，通过将任务号写入无名管道进行测试任务分派，使用测
2、为了实现上述目的，本专利技术采用以下方案：
3、实时响应多芯片多测试任务的并行调度方法，包括：
4、s1：对每块待测芯片进行编号并分配对应的控制接口，对每个测试任务进行编号，为每块芯片分别创建一个用于缓存待执行的测试任务编号的无名管道和一个用于执行测试任务的测试线程；
5、s2：将外部产生的新测试请求构造成测试需求号写入指定寄存器中并触发中断，所述测试需求号包括表示任务号的高位部分和表示片选号的低位部分；
6、s3：进入中断处理程序从指定寄存器中读取测试需求号后解析出任务号和片选号，根据片选号确认需要执行该项测试任务的芯片，将解析出的任务号写入片选号指定的芯片所对应的无名管道中，清理中断标志并从中断处理程序退出；
7、s4：各芯片的测试线程分别从对应的无名管道中读取任务号，调用控制接口控制芯片执行任务号对应的测试任务。
8、作为优选，步骤s1中对芯片和测试任务进行编号使用以下方法：
9、把m块同类芯片编号为0，1，…，m-1，把n个测试任务编号为0，1，…，n-1；
10、步骤s2中构造测试需求号使用以下方法：
11、构造取值范围大于等于测试任务数的任务号，构造片选号，所述片选号的二进制位数大于等于芯片数量，将任务号和片选号聚合为测试需求号；
12、步骤s3中对测试需求号进行解析使用以下方法：
13、提取测试需求号的高位部分作为任务号，提取低位部分作为片选号，将片选号转换为二进制形式，通过分别判断片选号的第0bit到第（m-1）bit是否为1，若第j个bit为1，则说明编号为j的待测芯片需要执行此任务号所代表的测试任务。
14、作为优选，在为每块芯片分别创建用于执行测试任务的测试线程时，还创建一个各测试线程共用的运行函数，并分别指定芯片编号为所述运行函数的传入参数，运行函数循环读取传入的芯片编号对应的无名管道的读端口获取任务号，并根据获取的任务号执行对应测试任务。
15、作为优选，创建所述测试线程时会获取整个测试系统所用的cpu的核数，并均匀地将各测试线程与cpu的核进行绑定。
16、作为优选，在将任务号写入芯片对应的无名管道时采用非阻塞写的方式。
17、作为优选，在从无名管道中读取任务号时采用阻塞读的方式，当无名管道被读空时，对应的测试线程进入阻塞状态，直至有新的任务号被写入无名管道中时测试线程被再次唤醒。
18、作为优选，步骤s1中为每块芯片分配对应的控制接口采用以下方法：
19、在各芯片的芯片槽连接用于传输数据或控制信号的物理总线，将不同芯片槽连接的物理总线的通道分支抽象成不同的控制句柄，通过使用对应通道的控制句柄向对应芯片传输数据或控制信号对各芯片进行独立控制。
20、作为优选，步骤s2中触发中断的方式至少包括：测试所用的fpga检测到外部的io脉冲或电平变化触发io中断、测试任务请求由上位机通过串口下发时触发uart中断、其他用于传递测试任务的进程抛出的信号触发软中断。
21、本专利技术还提供电子设备，包括：至少一个处理器，以及与所述至少一个处理器通信连接的存储器，其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器执行以上任一方案所提供的实时响应多芯片多测试任务的并行调度方法。
22、本专利技术还提供存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时，实现以上任一方案所提供的实时响应多芯片多测试任务的并行调度方法。
23、本专利技术至少包括以下有益效果：（1）通过触发中断与响应中断保证了测试请求的接收与响应的实时性；（2）为每块芯片分别创建测试线程，进行异步并发调度独立接收和执行各芯片的测试任务提高了测试的并发性与安全性；（3）可以通过将各芯片测试线程指定为共用运行函数，进一步减少内存和调度开销；（4）利用无名管道的半双工特性实现了任务号的读写互斥保护，保证了测试任务分发和执行不会出现系统冲突；（5）利用线程读空的无名管道时会阻塞的机制，测试线程在执行完被分派的任务后能及时让出处理器，提高了系统的运行效率；（6）每块待测芯片的测试任务号由对应的无名管道分别缓存，保证了各芯片的任务分派和任务执行异步独立进行而不会产生资源冲突，提高了测试系统运行效率和稳定性；（7）在无名管道为空时测试线程阻塞，无名管道中写入新任务号时测试线程被立即唤醒，实现了对同一芯片的任务分派和任务执行的速度同步；（8）可以将各芯片测试线程均匀地与各cpu核绑定实现负载均衡，提高测试系统运行效率。
本文档来自技高网...【技术保护点】
1.实时响应多芯片多测试任务的并行调度方法，其特征在于，包括：
2.根据权利要求1所述的实时响应多芯片多测试任务的并行调度方法，其特征在于，步骤S1中对芯片和测试任务进行编号使用以下方法：
3.根据权利要求1所述的实时响应多芯片多测试任务的并行调度方法，其特征在于，在为每块芯片分别创建用于执行测试任务的测试线程时，还创建一个各测试线程共用的运行函数，并分别指定芯片编号为所述运行函数的传入参数，运行函数循环读取传入的芯片编号对应的无名管道的读端口获取任务号，并根据获取的任务号执行对应测试任务。
4.根据权利要求1所述的实时响应多芯片多测试任务的并行调度方法，其特征在于，创建所述测试线程时会获取整个测试系统所用的CPU的核数，并均匀地将各测试线程与CPU的核进行绑定。
5.根据权利要求1所述的实时响应多芯片多测试任务的并行调度方法，其特征在于，在将任务号写入芯片对应的无名管道时采用非阻塞写的方式。
6.根据权利要求1所述的实时响应多芯片多测试任务的并行调度方法，其特征在于，在从无名管道中读取任务号时采用阻塞读的方式，当无名管
7.根据权利要求1所述的实时响应多芯片多测试任务的并行调度方法，其特征在于，步骤S1中为每块芯片分配对应的控制接口采用以下方法：
8.根据权利要求1所述的实时响应多芯片多测试任务的并行调度方法，其特征在于，步骤S2中触发中断的方式至少包括：测试所用的FPGA检测到外部的IO脉冲或电平变化触发IO中断、测试任务请求由上位机通过串口下发时触发uart中断、其他用于传递测试任务的进程抛出的信号触发软中断。
9.电子设备，其特征在于，包括：至少一个处理器，以及与所述至少一个处理器通信连接的存储器，其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器执行权利要求1~8任一项所述的方法。
10.存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时，实现权利要求1~8任一项所述的方法。
...【技术特征摘要】
1.实时响应多芯片多测试任务的并行调度方法，其特征在于，包括：
2.根据权利要求1所述的实时响应多芯片多测试任务的并行调度方法，其特征在于，步骤s1中对芯片和测试任务进行编号使用以下方法：
3.根据权利要求1所述的实时响应多芯片多测试任务的并行调度方法，其特征在于，在为每块芯片分别创建用于执行测试任务的测试线程时，还创建一个各测试线程共用的运行函数，并分别指定芯片编号为所述运行函数的传入参数，运行函数循环读取传入的芯片编号对应的无名管道的读端口获取任务号，并根据获取的任务号执行对应测试任务。
4.根据权利要求1所述的实时响应多芯片多测试任务的并行调度方法，其特征在于，创建所述测试线程时会获取整个测试系统所用的cpu的核数，并均匀地将各测试线程与cpu的核进行绑定。
5.根据权利要求1所述的实时响应多芯片多测试任务的并行调度方法，其特征在于，在将任务号写入芯片对应的无名管道时采用非阻塞写的方式。
6.根据权利要求1所述的实时响应多芯片多测试任务的并行调度方法，其特征在于，在从...
【专利技术属性】
技术研发人员：李泽龙，王建国，张兴，
申请(专利权)人：北京力通通信有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。