【技术实现步骤摘要】
本专利技术涉及半导体制备，特别涉及一种半导体结构及其制备方法、晶圆切割方法。
技术介绍
1、堆栈式cmos图像传感器(stacked cmos image sensor,stacked cis)是在背照式cmos图像传感器基础上的改进结构，其将逻辑电路和像素区域分置在两个晶圆上，并采用堆叠技术实现连接，从而进一步提升图像传感器的感光能力和读出速度，并缩小传感器在水平方向上的尺寸，契合超大规模集成技术的发展需求。
2、请参阅图1，在现有的stacked cis制备工艺中，会在同一晶圆10上同步形成多个图像传感器芯片，且每个图像传感器芯片的器件区100的外围会设置一圈保护环(sealingring)101，用于避免器件区100受到外界环境干扰或物理破坏。以及，相邻的图像传感器芯片之间还存留有切割道102，以通过机械接触式的金刚石砂轮切割或者激光隐形切割的方式沿切割道102切开部分或全部晶圆10，并经过扩膜裂片，形成多个独立的图像传感器芯片。然而，如图2所示，由于stacked cis的感光面位于像素晶圆翻转后的背面，则在切割时会率先接触到像素晶圆表面的单晶硅层103。且单晶硅材质具有高硬度和低韧性的特征，极易在外力作用下出现裂纹或断裂等情况，严重影响切割器件的良率。因此，为缓解晶圆10切割过程中因应力侵入导致的不良影响，现有工艺在保护环101与切割道102之间设置一缓冲区域104，以缓解应力入侵对图像传感器芯片的影响。以及，在保护环101的上表面还设置一道深沟槽105，以进一步缓解应力侵入问题，提高器件良率。但为了实现对
3、因此，亟需一种新的缓解应力侵入的工艺方法，以提高器件良率，降低成本。
技术实现思路
1、本专利技术的目的在于提供一种半导体结构及其制备方法、晶圆切割方法，以至少解决如何缓解晶圆切割时应力侵入对器件良率的影响的问题。
2、为解决上述技术问题，本专利技术提供一种半导体结构的制备方法，包括：
3、提供一晶圆，所述晶圆上形成有多个芯片，所述芯片至少包括器件区以及包围所述器件区的保护环，且相邻所述芯片之间具有切割道；
4、在每个所述芯片的所述保护环与对应的所述切割道之间设置至少两个深沟槽，且其中一个所述深沟槽靠近所述保护环的外侧边缘，并沿所述保护环的外周设置。
5、可选的，在所述的半导体结构的制备方法中，所述切割道和所述保护环之间还设置有缓冲区，且远离所述保护环外侧边缘的所述深沟槽设置于所述缓冲区内。
6、可选的，在所述的半导体结构的制备方法中，所述深沟槽呈环状，且所述深沟槽的形貌与所述保护环的形貌相适配。
7、可选的，在所述的半导体结构的制备方法中，所述至少两个深沟槽依次嵌套并环绕所述保护环的外周设置。
8、可选的，在所述的半导体结构的制备方法中，所述至少两个深沟槽间隔设置，且所述深沟槽的各部分与所述保护环对应的各部分之间的水平间距相等。
9、可选的，在所述的半导体结构的制备方法中，各个所述深沟槽的开口尺寸相同，或部分所述深沟槽的开口尺寸不同。
10、可选的，在所述的半导体结构的制备方法中，形成所述深沟槽的过程包括：
11、形成硬掩模层，所述硬掩模层覆盖所述芯片、所述切割道以及所述芯片与所述切割道之间的区域；
12、形成图案化光刻胶层，所述图案化光刻胶层覆盖所述硬掩模层；
13、以所述图案化光刻胶层为阻挡，刻蚀所述硬掩模层，并暴露出所述保护环与所述切割道之间的部分区域；
14、去除所述图案化光刻胶层；
15、以所述硬掩模层为阻挡，刻蚀所述保护环与所述切割道之间的所述部分区域，以形成所述至少两个深沟槽。
16、可选的，在所述的半导体结构的制备方法中，在形成所述至少两个深沟槽之后，去除所述硬掩模层，并清洁所述半导体结构。
17、基于同一专利技术构思，本专利技术还提供一种半导体结构，采用如所述的半导体结构的制备方法制备而成。
18、基于同一专利技术构思，本专利技术还提供一种晶圆切割方法，包括：
19、形成所述的半导体结构；
20、沿切割道切割所述半导体结构，以分割出多个芯片。
21、综上所述，本专利技术提供一种半导体结构及其制备方法、晶圆切割方法。相较于现有技术，本专利技术提供的所述方法在每个所述芯片的保护环与对应的所述切割道之间设置至少两个深沟槽，且其中一个所述深沟槽靠近所述芯片的保护环外侧边缘，并沿所述保护环的外周设置。基于此，靠近所述保护环外侧边缘设置的所述深沟槽用于作为所述芯片的器件区的保险屏障，实现对晶圆切割应力扩散的有效阻隔。而远离所述保护环的所述深沟槽用于在应力扩散过程中缓冲应力，并削弱应力能量，从而实现对应力扩散的多道阻挡，有效提高器件良率。并且，相较于现有技术在保护环上形成一个开口较大的深沟槽，本专利技术提供的所述方法不仅能够提高应力阻挡效果，还能够缩小所述深沟槽的开口尺寸，降低所述深沟槽占据缓冲区域的空间比例，同时还有助于缩小缓冲区域的尺寸，提高晶圆上芯片的有效占用率，降低器件制备成本。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述切割道和所述保护环之间还设置有缓冲区，且远离所述保护环外侧边缘的所述深沟槽设置于所述缓冲区内。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述深沟槽呈环状，且所述深沟槽的形貌与所述保护环的形貌相适配。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述至少两个深沟槽依次嵌套并环绕所述保护环的外周设置。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述至少两个深沟槽间隔设置，且所述深沟槽的各部分与所述保护环对应的各部分之间的水平间距相等。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，各个所述深沟槽的开口尺寸相同，或部分所述深沟槽的开口尺寸不同。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述深沟槽的过程包括：
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，在形成所述至少两个深沟槽之后，去除所述硬掩模层，
9.一种半导体结构，其特征在于，采用如权利要求1～8中任意一项所述的半导体结构的制备方法制备而成。
10.一种晶圆切割方法，其特征在于，包括：
...【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述切割道和所述保护环之间还设置有缓冲区，且远离所述保护环外侧边缘的所述深沟槽设置于所述缓冲区内。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述深沟槽呈环状，且所述深沟槽的形貌与所述保护环的形貌相适配。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述至少两个深沟槽依次嵌套并环绕所述保护环的外周设置。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述至少两个深沟槽间隔设置，且所述深沟槽...
【专利技术属性】
技术研发人员：张浩，李全宝，王喆，
申请(专利权)人：北京弘图半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。