混合式多层光罩组及其制造方法技术

本发明专利技术是有关于一种混合式多层光罩组及其制造方法，其可对半导体基材的层结构进行曝光，以制造集成电路元件。这些层结构至少区分为第一子集和第二子集。混合式光罩组包含多层光罩以及投产光罩。多层光罩包含多个图案以及间隙，这些图案彼此不同以分别对应第一子集的层结构。间隙分隔这些图案。投产光罩包含多个图案以及切割道，这些图案彼此相同。切割道分隔这些图案。其中多层光罩的间隙宽度宽于投产光罩的切割道宽度。本发明专利技术的量产前的试制能够减少成本与材料，且使得量产速度较先前为快的方式进行，非常适于实用。

【技术实现步骤摘要】

本专利技术涉及一种半导体制造的方法，特别是涉及一种与混合式多层光 罩组相关的半导体制造的方法。
技术介绍
制造集成电路元件需要一系列的光罩，其中光罩的图案投影至半导体 基材上以形成图案。因为集成电路元件的复杂度增加以及成品电路的几何 面积缩小，量产前需要先试制以验证。试制时，要使用能够减少成本与材 料，且使得量产速度较先前为快的方式进行。量产时，在光罩上制造多个相同图案，用于在半导体基材的多个晶粒 上，形成多个相同图案。这些晶粒位于半导体基材的同一层。此方法可以使多个晶粒同时曝光。试制时常见的方法是使用多层光罩(Multi-Layer Masks, MLMs)，多层光罩包含多个图案，这些图案间彼此不同以分别对应 半导体基材的不同层结构，而非形成多个相同图案。使用多层光罩的一图案，图案化半导体基材的第一层结构后，再将多 层光罩相对于半导体基材移动，以图案化半导体基材的第二层结构。举例 但并非限制，多层光罩包含四个图案，用在半导体基材上形成四个图案，这 些图案分别位于一晶粒的四个不同层，且一次只能图案化一晶粒。使用多 层光罩虽然使得产量减少，但因为光罩的制造费用下降，此技术仍具有优 势。多层光罩出现在美国专利先前技术6， 710, 851及5， 995， 200,因此将二 案合并以作为参考。此二案描述多层光罩的多个不同图案，皆以周边界以 及间边界分隔，但此多层光罩无法使用于量产，呈现于先前技术的问题亟 待改善。由此可见，上述现有的光罩组在结构与使用上，显然仍存在有不便与 缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费 尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一 般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的 问题。因此如何能创设一种新型的混合式多层光罩组及其制造的方法，实属 当前重要研发课题之一，亦成为当前业界极需改进的目标。有鉴于上述现有的光罩组存在的缺陷，本专利技术人基于从事此类产品设 计制造多年丰富的实务经验及专业知识，弃配合学理的运用，积极加以研究创新，以期创设一种新型的混合式多层光罩组及其制造的方法，能够改 进一般现有的光罩组，使其更具有实用性。经过不断的研究、设计，并经过 反复试作样品及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的主要目的在于，克服现有的光罩组存在的缺陷，而提供一种新 型的混合式多层光罩组及其制造的方法，所要解决的技术问题是使其量产 前的试制能够减少成本与材料，且使得量产速度较先前为快的方式进行,非 常适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据 本专利技术提出的一种制造集成电路元件的方法，其中该集成电路元件具有多 个层结构，将该些层结构至少区分为一第一子集和一第二子集，该制造集成电路元件的方法包含为该第一子集制造至少一多层光罩，其中该多层 光罩具有多个图案，该些图案彼此不同，以分别对应该第一子集中的该些 层结构；为该第二子集制造至少一第一投产光罩，其中该第一投产光罩包 含多个图案，该些图案彼此相同；使用该多层光罩和该第一投产光罩，进 行试制；于试制后，为该第一子集制造至少一第二投产光罩；以及使用该 第一投产光罩和该第二投产光罩，制造该集成电路元件。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的制造集成电路元件的方法，其中所述的多层光罩包含至少一间 隙，介于该多层光罩的该些图案之间，该第一投产光罩包含至少 一切割 道，介于该第 一投产光罩的该些图案之间，JL该间隙的宽度宽于该切割道的 宽度。前述的制造集成电路元件的方法，其中所述的第二子集包含至少一有效区图案。前述的制造集成电路元件的方法，其中所述的第二子集包含至少一多 晶硅层图案。前述的制造集成电路元件的方法，其中所述的第二子集包含至少一接 触层图案。前述的制造集成电路元件的方法，其中所述的第二子集包含至少一金 属层图案。前述的制造集成电路元件的方法，其中进行该试制的步骤包含 一次 将该多层光罩的该些图案其中之一，曝光至一晶圆的一子区域；以及一次 将该投产光罩的该些图案，曝光至一晶圓的一区域。前述的制造集成电路元件的方法，其中进行该试制的步骤包含使用 该多层光罩进行一屏蔽式曝光；以及使用该投产光罩进行一非屏蔽式曝光。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本 专利技术提出的一种混合式多层光罩组，用于对一半导体基材上的多个层结构 进行曝光，以制造一集成电路元件，其中该些层结构至少区分为一第一子集和一第二子集，该混合式光罩组包含至少一多层光罩，包含多个图 案，该些图案彼此不同以分别对应该第一子集的该些层结构；以及至少一 间隙，分隔该些图案；至少一投产光罩，包含多个图案，该些图案彼此 相同；以及至少一切割道，分隔该些图案，其中该多层光罩的该间隙的宽 度宽于该投产光罩的该切割道的宽度。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的混合式多层光罩组，其中所述的第二子集的该些层结构其中至 少一为有效区、多晶硅层、接触层或金属奉。前述的混合式多层光罩组，其中所述的多层光罩配置以令该多层光罩 的该些图案分别曝光，而该投产光罩则配置以令该投产光罩的该些图案一 齐曝光。前述的混合式多层光罩组，其中所述的多层光罩的该些图案均包含一 对准标志组。前述的混合式多层光罩组，其中所述的对准标志组形成于该间隙上。 本专利技术的目的及解决其技术问题另外再采用以下技术方案来实现。依 据本专利技术提出的一种光罩，用于图案化一半导体基材，以制造一集成电路 元件，该光罩包含 一基板； 一光罩区，定义于该基板上，其中该光罩区 包含多个子光罩区；以及至少一切割道，分隔该些子光罩区； 一输出图 案，形成于该基板上，且重复形成于该些子光罩区中以及一对准标志组，形 成于该切割道上，且重复形成于每一该些子光罩区的周围，藉此使每一该 些子光罩区均具有本身的对准标志组。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的光罩，其中所述的该些子光罩区的数量为4或6。 本专利技术与现有4支术相比具有明显的优点和有益效果。由以上可知，为达 到上述目的，本专利技术提供了一种制造集成电路元件的方法。此集成电路元件 具有多个层结构，这些层结构区分为第一子集和第二子集。制造集成电路 元件的方法步骤如下1、 为第一子集制造多层光罩，此多层光罩具有多个图案，这些图案彼 此不同，以分别对应第一子集的层结构。2、 为第二子集制造第一投产光罩，此第一投产光罩具有多个图案，这 些图案彼此相同。3、 使用多层光罩和第一投产光罩进行试制。4、 试制后，为第一子集制造第二^J殳产光罩。5、使用第一投产光罩和第二投产光罩，制造集成电路元件。 本专利技术的另一实施方式，提出一种混合式光罩组，其可图案化半导体 基材的层结构，以制造集成电路元件，这些层结构区分为第一子集和第二 子集。混合式光罩组包含多层光罩和投产光罩。多层光罩包含多个图案与 间隙，多层光罩的图案彼此不同以分别对应第一子集。间隙分隔这些图案。 投产光罩亦包含多个图案与切割道。投产光罩的图案彼此相同以对应第二 子集。切割道分隔这些图案。其中，多层光罩的间隙的宽度宽于投产光罩 的切割道的宽度。根据本专利技术本文档来自技高网...

【技术保护点】
一种制造集成电路元件的方法，其特征在于：　其中该集成电路元件具有多个层结构，将该些层结构至少区分为一第一子集和一第二子集，该制造集成电路元件的方法包含：　为该第一子集制造至少一多层光罩，其中该多层光罩具有多个图案，该些图案彼此不 同，以分别对应该第一子集中的该些层结构；　为该第二子集制造至少一第一投产光罩，其中该第一投产光罩包含多个图案，该些图案彼此相同；　使用该多层光罩和该第一投产光罩，进行试制；　于试制后，为该第一子集制造至少一第二投产光罩；以 及　使用该第一投产光罩和该第二投产光罩，制造该集成电路元件。

【技术特征摘要】
US 2008-8-22 61/090,962;US 2008-10-13 12/250,3381、一种制造集成电路元件的方法，其特征在于其中该集成电路元件具有多个层结构，将该些层结构至少区分为一第一子集和一第二子集，该制造集成电路元件的方法包含为该第一子集制造至少一多层光罩，其中该多层光罩具有多个图案，该些图案彼此不同，以分别对应该第一子集中的该些层结构；为该第二子集制造至少一第一投产光罩，其中该第一投产光罩包含多个图案，该些图案彼此相同；使用该多层光罩和该第一投产光罩，进行试制；于试制后，为该第一子集制造至少一第二投产光罩；以及使用该第一投产光罩和该第二投产光罩，制造该集成电路元件。2、 根据权利要求1所述的制造集成电路元件的方法，其特征在于其中 所述的多层光罩包含至少一间隙，介于该多层光罩的该些图案之间，该第 一投产光罩包含至少 一切割道，介于该第 一投产光罩的该些图案之间，且该 间隙的宽度宽于该切割道的宽度。3、 根据权利要求1所述的制造集成电路元件的方法，其特征在于其中 所述的第二子集包含至少一有效区图案。4、 根据权利要求1所述的制造集成电路元件的方法，其特征在于其中 所述的第二子集包含至少一多晶硅层图案。5、 根据权利要求1所述的制造集成电路元件的方法，其特征在于其中 所述的第二子集包含至少一接触层图案。6、 根据权利要求1所述的制造集成电路元件的方法，其特征在于其中 所述的第二子集包含至少一金属层图案。7、 根据权利要求1所述的制造集成电路元件的方法，其特征在于其中 进行该试制的步骤包含一次将该多层光罩的该些图案其中之一，曝光至一晶圆的一子区域； 以及一次将该投产光罩的该些图案，曝光至一晶圓的一区域。8、...

【专利技术属性】
技术研发人员：林丰隆，吴冠良，梁哲荣，蔡飞国，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[]