半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法。上述半导体装置的制造方法包括形成一栅极堆叠于一硅基底之上，形成虚置间隙子于该栅极堆叠的侧壁上，各向同性地蚀刻该硅基底以形成凹陷区于该栅极堆叠的一侧，形成一半导体材料于所述凹陷区之内，该半导体材料相异于该硅基底；移除所述虚置间隙子，形成多个栅极间隙子层，其具有氧化物－氮化物－氧化物配置于该栅极堆叠与该半导体材料上，以及蚀刻所述间隙子层以形成栅极间隙子于该栅极堆叠的侧壁上。本发明专利技术优点在于该应变界面可提升半导体装置的载流子迁移率；另一优点在于多层配置的间隙子以及最佳化的蚀刻步骤以克服间隙子残留问题；再一优点在于所述方法可相容于ＣＭＯＳ工艺流程且可容易地实行。

【技术实现步骤摘要】

本专利技术涉及，特别涉及间隙子于应变硅中的半导体装置 及其制造方法。
技术介绍
半导体集成电路(IC)工业已经历快速成长。集成电路材料与设计的技术进步已 造就数个IC世代，相较于前一世代，各世代具有更小且更复杂的电路。然而，这些进步也增 加了 IC的工艺和制造的复杂度，并且为了实现这些技术进步，需要相似的研发于IC工艺和 制造。在集成电路演化的方向上，功能性的密度(也即每芯片区域中内连线元件的数目) 已逐渐地增加，随着几何尺寸(也即使用制造技术所能创造的最小元件(或线))降低。此 微缩化一般所提供的益处为增加制造效率及降低相关的成本。此微缩化也造成相对地高功 率散失值，可通过使用低高功率散失装置例如互补式金属-氧化物-半导体(CMOS)装置解 决。在半导体制造工艺中，间隙子可形成于一栅极堆叠的侧壁上。上述间隙子可通过 以下的方法形成，包括沉积一适当的间隙子材料，及蚀刻该材料以形成所欲的间隙子轮廓。 然而，传统的形成间隙子的方法会留下不想要的间隙子材料残留。
技术实现思路
为了解决现有技术存在的上述问题，本专利技术的实施例提供一种半导体装置的制造 方法。上述方法包括提供一硅基底具有一浅沟槽隔离物形成于其上；形成一栅极堆叠于 该硅基底之上；形成虚置间隙子于该栅极堆叠的侧壁上；形成一凹陷区于该硅基底中，其 中该凹陷区为夹置于该栅极堆叠与该浅沟槽隔离物之间；外延成长一半导体材料于该凹陷 区之内，其中该半导体材料相异于该硅基底；移除该虚置间隙子；形成一第一氧化硅层于 该栅极堆叠和该半导体材料之上；形成一氮化硅层于该第一氧化硅层之上；形成一第二氧 化硅层于该氮化硅层之上；实施一第一干蚀刻工艺以移除一部分的该第二氧化硅层；实施 一第二干蚀刻工艺以移除一部分的该氮化硅层；以及实施一第三干蚀刻工艺以移除一部分 的该第一氧化硅层，借此形成栅极间隙子于该栅极堆叠的侧壁上，其中各栅极间隙子包括 一残留部分的该第一氧化硅层、该氮化硅层、及该第二氧化硅层。本专利技术的实施例另提供一种半导体装置的制造方法。上述方法包括形成一栅极 堆叠于一硅基底之上；形成虚置间隙子于该栅极堆叠的侧壁上；各向同性地蚀刻该硅基底 以形成凹陷区于该栅极堆叠的一侧；形成一半导体材料于所述凹陷区之内，其中该半导体 材料相异于该硅基底；移除所述虚置间隙子；形成多个栅极间隙子层，其具有氧化物-氮化 物_氧化物配置于该栅极堆叠与该半导体材料上；以及蚀刻所述间隙子层以形成栅极间隙 子于该栅极堆叠的侧壁上。本专利技术的实施例又提供一半导体装置。上述半导体装置包括一硅基底具有一硅 区域、多个应变半导体材料区域、及一浅沟槽隔离物区域，其中所述应变半导体材料区域之一夹置于该硅区域和该浅沟槽隔离物区域之间，以及其中所述应变半导体材料区域包括一 各向同性轮廓；以及一晶体管包括一栅极堆叠于该硅区域上；多个间隙子形成于该栅极 堆叠的侧壁上，其中各间隙子包括一氮化层夹置于一第一氧化层和一第二氧化层之间；以 及轻掺杂源极/漏极(LDD)区各形成于该硅区域的一部分位于该间隙子下方以及形成于应 变半导体材料区域的一部分。综上所述，所揭示的方法和装置的优点为在一半导体装置的硅基底中形成多个凹 陷区域，以及以应变半导体材料填入凹陷区域中，以创造出应变界面于该基地和半导体材 料之间。上述所揭示的也包括间隙子具有多层的配置且通过实施最佳化的干蚀刻工艺形 成。本专利技术优点之一在于该应变界面，其位于该凹陷区域中的半导体材料与该硅基底之间， 可提升半导体装置的载流子迁移率。该载流子迁移率允许较大的沟道电流而无须增加栅极 电压；另一优点在于多层配置的间隙子以及最佳化的蚀刻步骤以克服间隙子残留问题；再 一优点在于所揭示的方法可相容于CMOS工艺流程且可容易地实行。为使本专利技术能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。附图说明图1为一制造流程图显示根据本专利技术揭示的各种型态形成间隙子的方法；以及图2A-图2J为根据图1所揭示的方法，半导体元件于各制造阶段的剖面示意图。上述附图中的附图标记说明如下100 制造方法；110-190 步骤区块；200 半导体元件；202 基底；204 绝缘结构；206和208 有源区域；210 栅极堆叠；212 高介电常数介电层；213 金属层；214 有源材料层；216 硬掩模层；218 虚置间隙子；220和222 凹陷区域；230和232 半导体材料；235 轻掺杂源极/漏极区域；240 第一间隙子层；250 第二间隙子层；260 第三间隙子层；265 结构；275 间隙子；310 蚀刻工艺；315 选择性外延成长工艺；320 第一蚀刻工艺；330 第二蚀刻工艺；340 第三蚀刻工艺。具体实施例方式以下以各实施例详细说明并伴随着附图说明的范例，做为本专利技术的参考依据。在 附图或说明书描述中，相似或相同的部分皆使用相同的附图标记。且在附图中，实施例的 形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述 说明，值得注意的是，图中未示出或描述的元件，为所属
中普通技术人员所知的形 式，另外，特定的实施例仅为揭示本专利技术使用的特定方式，其并非用以限定本专利技术。图1为一制造流程图，其显示形成间隙子的方法100根据本专利技术揭示的各种型态。 图2A-图2J为根据图1的方法100，半导体元件200于各制造阶段的剖面示意图。该半导 体元件200可为一体集成电路，或其中的一部分，此集成电路包括存储器电路和/或逻辑电 路例如P-沟道场效应晶体管(PFET)，N-沟道场效应晶体管(nFET)，金属-氧化物-半导 体场效应晶体管(M0SFET)，或互补式金属-氧化物-半导体(CMOS)晶体管。应注意的是部 分的半导体元件200的结构可通过CMOS工艺流程制造。有鉴于此，可了解的是，在图1的 方法之前、当时、或之后可提供额外的工艺，以及许多其他的工艺仅会在此作简略的描述。请参阅图1，制造方法100始于步骤区块110在其中一栅极堆叠形成于一硅基底之 上，此硅基底具有一浅沟槽隔离物。请参阅图2A，其显示一半导体元件200处于制造过程的 中间阶段。该半导体元件200可包括一基底202，例如一硅基底。该基底202可包括各种掺 杂型态，根据公知的设计需求而定。该基底202也可包括其他的基本的半导体，例如锗和钻 石。另择一地，该基底202可包括一化合物半导体和/或一合金半导体。在本实施例中，该 基底202包括一硅材料。该半导体元件200还可包括一绝缘结构204供基底中的有源区域206和208间绝 缘。绝缘结构204包括一介电材料及可由氧化硅、氮化硅、氮氧化硅、氟掺杂硅酸盐(FSG) 和/或公知的介电材料而形成。上述有源区域206和208可配置一 N-型金属-氧化物-半 导体晶体管装置(简称为NM0S)，或一 P-型金属-氧化物-半导体晶体管装置(简称为 PM0S)。该半导体元件200可包括一栅极堆叠210形成于有源区域208之上。该栅极堆叠 210可包括一界面层(未示出)形成于该基底202之上。该界面层可包括氧化硅(Si02)或 氮氧化硅(SiON)具有厚度约5到10埃(人)。栅极堆叠210还可包括一高介电常数介电层 212形成于该基底202之上。该高介电常数介电层212可包括氧化本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，包括：提供一硅基底具有一浅沟槽隔离物形成于其上；形成一栅极堆叠于该硅基底之上；形成虚置间隙子于该栅极堆叠的侧壁上；形成一凹陷区于该硅基底中，其中该凹陷区为夹置于该栅极堆叠与该浅沟槽隔离物之间；外延成长一半导体材料于该凹陷区之内，其中该半导体材料相异于该硅基底；移除该虚置间隙子；形成一第一氧化硅层于该栅极堆叠和该半导体材料之上；形成一氮化硅层于该第一氧化硅层之上；形成一第二氧化硅层于该氮化硅层之上；实施一第一干蚀刻工艺以移除一部分的该第二氧化硅层；实施一第二干蚀刻工艺以移除一部分的该氮化硅层；以及实施一第三干蚀刻工艺以移除一部分的该第一氧化硅层，借此形成栅极间隙子于该栅极堆叠的侧壁上，其中各栅极间隙子包括一残留部分的该第一氧化硅层、该氮化硅层、及该第二氧化硅层。

【技术特征摘要】
US 2009-3-31 12/415,021一种半导体装置的制造方法，包括提供一硅基底具有一浅沟槽隔离物形成于其上；形成一栅极堆叠于该硅基底之上；形成虚置间隙子于该栅极堆叠的侧壁上；形成一凹陷区于该硅基底中，其中该凹陷区为夹置于该栅极堆叠与该浅沟槽隔离物之间；外延成长一半导体材料于该凹陷区之内，其中该半导体材料相异于该硅基底；移除该虚置间隙子；形成一第一氧化硅层于该栅极堆叠和该半导体材料之上；形成一氮化硅层于该第一氧化硅层之上；形成一第二氧化硅层于该氮化硅层之上；实施一第一干蚀刻工艺以移除一部分的该第二氧化硅层；实施一第二干蚀刻工艺以移除一部分的该氮化硅层；以及实施一第三干蚀刻工艺以移除一部分的该第一氧化硅层，借此形成栅极间隙子于该栅极堆叠的侧壁上，其中各栅极间隙子包括一残留部分的该第一氧化硅层、该氮化硅层、及该第二氧化硅层。2.如权利要求1所述的半导体装置的制造方法，其中形成该凹陷区的步骤包括通过一 各向同性蚀刻工艺形成一凹陷区。3.如权利要求2所述的半导体装置的制造方法，其中该各向同性蚀刻工艺包括一干蚀 刻工艺，其利用一 HBr等离子体气体；以及其中该干蚀刻工艺包括调整一偏压功率以定义 出该凹陷区的一各向同性轮廓。4.如权利要求1所述的半导体装置的制造方法，其中该第一和第三干蚀刻工艺各利用 一碳氟等离子体气体；以及其中该第二干蚀刻工艺利用一碳氢_氟等离子体气体。5.一种半导体装置的制造方法，包括 形成一栅极堆叠于一硅基底之上；形成虚置间隙子于该栅极堆叠的侧壁上； 各向同性地蚀刻该硅基底以形成凹陷区于该栅极堆叠的一侧； 形成一半导体材料于所述凹陷区之内，其中该半导体材料相异于该硅基底； 移除所述虚置间隙子；形成多个栅极间隙子层，其具有氧化物-氮化物_氧化物配置于该栅极堆叠与该半导 体材料上...

【专利技术属性】
技术研发人员：徐振斌，郑光茗，庄学理，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]