本发明专利技术涉及具有克服开关损耗的电路结构的数模转换器。其中公开了一种数模转换器（ＤＡＣ），包括：一对运算放大器，每个运算放大器有与相应的源电压耦合的第一输入；和多个开关控制的单元，每个单元包括：电阻器；第一施加／感测开关对，相互串联耦合且响应于控制信号的第一状态而导电，第一对开关的中间节点与电阻器耦合，第一对的施加开关与第一运算放大器的输出耦合，第一对的感测开关与第一运算放大器的第二输入耦合；第二施加／感测开关对，相互串联耦合且响应于控制信号的第二状态而导电，第二对开关的中间节点与第一对开关的中间节点耦合，第二对的施加开关与第二运算放大器的输出耦合，第二对的感测开关与第二运算放大器的第二输入耦合。
【技术实现步骤摘要】
本专利技术涉及提供改进的线性、小的总开关面积以及比常规电压式数模转换器 (DAC)对寄生电阻更不敏感的数模转换器。更具体地，本专利技术涉及对DAC中的每个独立开关 的电阻器设有单独的施加(force)和感测(sense)开关的数模转换器。
技术介绍
集成的电压式数模转换器包括电阻器和开关网。该网的一个节点是输出电压， 另两个节点是参考电压。模拟输出电压是由数字输入码确定的位于两个参考电压之间某 处的电压。用于高精度电压式数模转换器的常用设计包括二进制加权R2R构架结构和包 括等加权分段的分段式构架结构，或是介于等分段式构架结构和R2R构架结构之间的混 合型。这些构结构在拉泽维(Razavi)著的 “Principles of Data Conversion System Design'^ffiley-IEEE Press, 1994)中有所论述。尽管这些设计在结构上有差异，但每个设 计都提供了多个可开关的单元，其基于输入到DAC的数字码而被激励。被激励的单元对在 DAC输出处产生的模拟电压有作用。每个单元的作用至少部分地基于单元自身的电阻和在 单元和输出端之间延伸的任何耦合电阻而被确定。在集成电路中，电阻器常常用精密薄膜工艺制造，而开关通常是CMOS晶体管。通 常是电阻器的阻值和大小都很相似，而CMOS晶体管则以某一比例增减(scale)以减少其对 DAC的积分非线性(INL)误差的作用。然而，因为有几个原因，CMOS晶体管仍然不理想。特 别是，它们有与其相关的某一非线性电阻。在该电阻两端的电压降对INL误差有作用。另 外，与这些CMOS开关相关的电阻根据它们的操作电压而改变，因为它们是针对两个不同参 考电压的开关，所以，能够理性地期待它们在不同的开关设置下有不同的电阻。尽管做了一 些努力来使这些开关电阻相等以使INL误差源最小化，一般来说，由于方法本身的精度原 因，而保持有一定的残留误差。特别是在高温下，CMOS晶体管还有到其背栅(backgate)的 泄漏电流，这能够提供另一 INL误差源。对更高精度、更高电压的DAC (例如可在超过5V电压下运行的16位DAC)，与CMOS 晶体管相关联的问题成为更重要的设计考虑。CMOS开关的误差作用比允许的最大误差大。 尽管与同一区域的较小的CMOS开关相比，更大的CMOS晶体管能经受更大的电压，但它们提 供了更高的电阻，这增加了在它们两端的电压降和INL作用。开关的电压越高，泄漏也就越多 ο传统上，为了提供很精确的电压式DAC，电路设计人员使用大的CMOS开关。较大的 开关一般有较小的开关电阻，这减小了相关的INL误差。但是，使用大开关有诸如以下的后 果需要更大的硅芯片(die)面积、在高温下增加的寄生电容和增加的泄漏电流(另一 INL 误差源)、新数字码载入DAC时增加的过渡电流和由DAC电阻器之间不同长度的互连而导致 的布局/布线问题。而且，大的开关需要更多的硅面积、增加的成本，并且更大的物理面积 使得更难以微型化。因此，在本领域有避免在电压式DAC中使用大的开关的需要。附图说明图1-4是示出了根据本专利技术的各个实施例的数模转换器的电路图。 具体实施例方式本专利技术的多个实施例提供了数模转换器，包括一对运算放大器，每个运算放大器 有与相应的高或低参考电压耦合(耦接)的第一输入。DAC包括多个开关控制的单元，每个 单元包括电阻器和两个施加/感测开关对。在每个单元内，四个开关都与电阻耦合。第一 施加开关与第一运算放大器的输出耦合，相关联的感测开关与第一运算放大器的反相输入 耦合。第二施加开关与第二运算放大器的输出耦合，相关联的感测开关与第二运算放大器 的反相输入耦合。因此，施加开关提供了选择性导电通路以允许任一运算放大器驱动给定 单元。当运算放大器驱动特定单元时，感测开关产生到驱动运算放大器的反馈通路，这允许 运算放大器在电压下驱动单元，该电压克服了由关联的施加开关引起的任何电压损耗。下面的论述说明了电压式DAC中使用的开关控制单元的各种结构。本专利技术的原理 在多种DAC结构中得以应用，包括二进制加权R2R结构、等加权分段式结构或混合R2R和分 段式结构原理的混合结构。在整个论述中，对每个电路中的晶体管开关的“电阻”进行引用 来表示这种开关的阻抗。为了简化本论述内容，晶体管开关用表示开关的电阻值的标号来 引用。因此，具有例如Rps”的相同符号的两个开关应理解为具有相同的电阻。具有相关符 号的两个或多个开关应理解为如所示具有相互关联的电阻(例如“Rps” “2*RPS” “4*RPS”将 分别表示具有基准电阻、具有基准电阻的两倍和具有基准电阻的四倍的开关)。当其中所述的诸如DAC的电路制成集成电路时，通常是试图匹配集成电路芯片上 的晶体管的大小。晶体管大小是上面引述的诸如Rps和Rns的晶体管电阻的一个指标。为了 如其中建议地将晶体管电阻增减，方便的是，提供多个共同控制的相互串联的晶体管以提 高整体电阻或提供多个共同控制的相互并联的晶体管以降低整体电阻。为了减少附图和下 文中的混乱，未示出这种串联和/或并联的开关连接。图1是根据本专利技术的一个实施例的DAC100的电路图。DAC100可包括一对运算放 大器(op amp) 110、120和多个开关控制的单元130. 1-130. N。参考电压Vhi和Vuj可被供给 相应的运算放大器110和120的同相输入。每个单元130. 1-130. N可包括两对开关控制的 晶体管和电阻器R。对于W位宽的DAC，将有N = 2W个单元130. 1-130N。DAC100可生成具 有由输入控制码确定的在Vhi和Vuj之间某处的幅值的模拟电压。因此，当被激励时，每个单 元130. 1-130. N可以对应于最低有效位(LSB)步长的方式对在OUT终端的电压递增性地起 作用。图1示出了单元130. 1-130. N的配置。如所指出的，每个单元的电阻器R与公共 输出终端OUT耦合。每个电阻器R的头端可以连接到该单元的四个开关晶体管中的每一 个，该晶体管标记为Rpf、Rps、Rnf和Rns。出于标记的目的，晶体管Rpf和Rnf被称为“施加”开 关，而晶体管Rps和Rns被称为感测开关。晶体管Rpf和Rps可被提供为PMOS晶体管，其当施 加到晶体管的栅极的控制输入被驱动为低时导通，晶体管Rnf和Rns可被提供为NMOS器件， 其当施加到晶体管的栅极的控制输入被驱动为高时导通。在操作中，每次晶体管对中只有 一对是导通的。施加开关Rpf和Rnf的终端可以分别耦合到第一运算放大器110和第二运算放大器120的输出。感测开关Rps和Rns的终端可以分别耦合到第一运算放大器110和第二 运算放大器120的反相输入。在操作中，施加到每个单元的控制信号(比如施加到单元130. 1上的信号②引起 开关开合。这样，一个开关对(Rpf，Rps)或另一个开关对(Rnf，Rns)将响应于控制信号C1而 合上，另一个开关对将打开。合上开关对(比如Rpf和Rps)导致关联的运算放大器110通过 导电的施加开关(Rpf)与单元的电阻器R耦合。因此，连接的放大器(运算放大器110)通 过单元130. 1对DAC的输出电压起作用。来自连接的放大器110或120的电本文档来自技高网...
【技术保护点】
一种数模转换器（ＤＡＣ），包括：一对运算放大器，每个运算放大器有与相应的源电压耦合的第一输入；和多个开关控制的单元，每个单元包括：电阻器；第一施加／感测开关对，相互串联耦合且响应于控制信号的第一状态而导电，第一对开关的中间节点与电阻器耦合，第一对的施加开关与第一运算放大器的输出耦合，第一对的感测开关与第一运算放大器的第二输入耦合；第二施加／感测开关对，相互串联耦合且响应于控制信号的第二状态而导电，第二对开关的中间节点与第一对开关的中间节点耦合，第二对的施加开关与第二运算放大器的输出耦合，第二对的感测开关与第二运算放大器的第二输入耦合。
【技术特征摘要】
US 2009-6-12 12/483,295一种数模转换器(DAC)，包括一对运算放大器，每个运算放大器有与相应的源电压耦合的第一输入；和多个开关控制的单元，每个单元包括电阻器；第一施加/感测开关对，相互串联耦合且响应于控制信号的第一状态而导电，第一对开关的中间节点与电阻器耦合，第一对的施加开关与第一运算放大器的输出耦合，第一对的感测开关与第一运算放大器的第二输入耦合；第二施加/感测开关对，相互串联耦合且响应于控制信号的第二状态而导电，第二对开关的中间节点与第一对开关的中间节点耦合，第二对的施加开关与第二运算放大器的输出耦合，第二对的感测开关与第二运算放大器的第二输入耦合。2.如权利要求1所述的数模转换器，其特征在于，在第一对中的感测开关有导电电阻，该电阻根据权重增减，感测开关的单元在被激励 时以该权重对DAC的输出电压起作用，和在第二对中的感测开关有导电电阻，该电阻根据权重增减，感测开关的单元在被激励 时以该权重对DAC的输出电压起作用。3.如权利要求1所述的数模转换器，其特征在于，在操作中，多个第一施加/感测开关 对能够同时开关到第一运算放大器，多个第二施加/感测开关对能够同时开关到第二运算 放大器。4.如权利要求1所述的数模转换器，其特征在于，DAC有分段式结构。5.如权利要求4所述的数模转换器，其特征在于，所有单元的电阻器的电阻相互相等。6.如权利要求4所述的数模转换器，其特征在于，第一对的感测开关的电阻与第一施 加开关的电阻相等，第二对的全部感测开关的电阻与第二施加开关的电阻相等。7.如权利要求1所述的数模转换器，其特征在于，DAC有二进制加权R2R结构。8.如权利要求1所述的数模转换器，其特征在于，第一对的感测开关的电阻根据开关的单元指定的二进制加权而递增，和 第二对的感测开关的电阻根据开关的单元指定的二进制加权而递增。9.如权利要求7所述的数模转换器，其特征在于，所有单元的电阻器的电阻依据电阻 器的单元指定的二进制加权而递增。10.如权利要求1所述的数模转换器，其特征在于，DAC有二进制加权R2R结构和分段 式结构的混合的结构。11.如权利要求1所述的数模转换器，其特征在于，第一对开关是PMOS晶体管，第二对 开关是NMOS晶体管。12.如权利要求1所述的数模转换器，其特征在于，还包括第二对运算放大器，每个运算放大器有与第一对运算放大器的相应一个的输入耦合的 第一输入；和第二多个开关控制的单元，...
【专利技术属性】
技术研发人员：R迈克拉克兰，
申请(专利权)人：阿纳洛格装置公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。