【技术实现步骤摘要】
本申请涉及存储电路，具体涉及一种存储电路的编程方法、存储电路、图像传感器和存储介质。
技术介绍
1、一次性可编程存储器(otp)由于其与cmos工艺兼容性好，常常作为小容量存储器集成在片内，用于存储一些配置数据。otp按照烧录原理不同一般可以分为熔丝(efuse)与反熔丝(antifuse)，后者因其有着阵列单元小，集成度高，保密性好等优点从而成为优秀的片内存储器选择。
2、antifuse otp的每个阵列单元由烧写单元与选择单元两个晶体管组成，并且每个阵列单元与两条字线(wl)和一条位线(bl)相连，烧写单元与烧写字线(wlp)相连，选择单元与选择字线(wlr)相连。对于需要写成1的bit，通过行列地址译码选中该单元所在的字线与位线，施加合适的电压与电流来完成写入过程。
3、申请人在研究中发现，antifuse otp的写入过程通过在烧写单元的栅氧化层上施加高压以将其击穿来实现，但栅氧化层的击穿不是一个完全可控的过程，会随着工艺变化波动很大，从而导致antifuse otp的良率不能保证。另外，部分应用场合对otp的容量需求较高，但芯片面积要求也同样高，二者需要做出一定程度的折衷。
技术实现思路
1、为了缓解以上问题，本申请提供一种存储电路的编程方法、存储电路、图像传感器和存储介质。
2、在一方面，本申请提供一种存储电路，应用于存储单元的读写操作，所述存储电路包括：
3、数字电路，用于生成读写时序和页选信号，并接收读出数据；>
4、模式选择电路，与所述数字电路连接，在所述数字电路的控制下生成存储单元选择信号；
5、控制逻辑电路，与所述模式选择电路连接，根据所述存储单元选择信号生成阵列读写的行控制信号和列控制信号；
6、行译码电路，与所述控制逻辑电路连接，用于根据所述行控制信号选通对应存储单元的行线；
7、列译码电路，与所述控制逻辑电路连接，用于根据所述列控制信号选通对应存储单元的列线；
8、读出电路，连接在所述存储单元和数字电路之间，用于读出被选中的存储单元的数据；
9、所述存储单元包括相同的第一阵列和第二阵列，所述第一阵列和所述第二阵列均与所述行译码电路和所述列译码电路连接。
10、可选地，所述存储电路中的所述读写时序包括行地址，所述模式选择电路根据所述行地址的最高位或所述页选信号生成存储单元选择信号。
11、可选地，所述存储电路中的所述模式选择电路包括第一选择器、反相器和第二选择器；
12、所述第一选择器的第一输入端连接所述数字电路以接收行地址最高位，所述第一选择器的第二输入端连接所述数字电路以接收第一页选信号，所述第一选择器的输出端连接所述控制逻辑电路；
13、所述第二选择器的第一输入端通过所述反相器连接所述数字电路以接收行地址最高位的反相信号，所述第二选择器的第二输入端连接所述数字电路以接收第二页选信号，所述第二选择器的输出端连接所述控制逻辑电路。
14、可选地，所述存储电路中的所述模式选择电路包括模式选择寄存器，所述模式选择寄存器分别连接所述第一选择器的控制端和所述第二选择器的控制端，以控制所述第一选择器和第二选择器在不同的模式下选择导通不同的输入端。
15、另一方面，本申请提供一种存储电路的编程方法，具体地，所述存储电路包括第一阵列和第二阵列，所述编程方法包括：
16、当确定读写模式为正常模式时，同时施加编程电压至第一阵列和所述第二阵列，以能够在所述第一阵列和所述第二阵列写入不同数据；
17、当确定所述读写模式为冗余模式时，在第一时段施加编程电压至所述第一阵列，在第二时段施加编程电压至所述第二阵列，以能够在所述第一阵列和第二阵列写入相同数据；
18、当确定读写模式为读出模式时，同时施加读出电压至第一阵列和所述第二阵列，以能够遍历所述第一阵列和所述第二阵列读出数据。
19、可选地，所述存储电路的编程方法中的所述存储电路还包括用于控制选通所述第一阵列和所述第二阵列的模式选择电路；所述编程方法包括：
20、当确定读写模式为正常模式时，所述模式选择电路选用行地址最高位以同时施加编程电压至所述第一阵列和所述第二阵列；
21、当确定所述读写模式为冗余模式时，所述模式选择电路选用页选信号以在第一时段施加编程电压至所述第一阵列，在第二时段施加编程电压至所述第二阵列，其中所述页选信号用于指示选择所述第一阵列或第二阵列。
22、可选地，所述存储电路的编程方法中的所述页选信号包括第一使能信号和第二使能信号，所述当确定所述读写模式为冗余模式时，所述模式选择电路选用页选信号以在第一时段施加编程电压至所述第一阵列，在第二时段施加编程电压至所述第二阵列的步骤包括：
23、响应于确定所述读写模式为冗余模式，在所述第一时段，控制所述第一使能信号保持使能，所述第二使能信号停止使能，同时控制写使能信号保持使能，以选择所述第一阵列进行写入；
24、在所述第二时段，控制所述第一使能信号停止使能，所述第二使能信号保持使能，同时控制所述写使能信号保持使能，以选择所述第二阵列进行写入。
25、可选地，所述存储电路的编程方法在执行所述当确定读写模式为读出模式时，同时施加读出电压至第一阵列和所述第二阵列，以能够遍历所述第一阵列和所述第二阵列读出数据的步骤包括：
26、响应于确定所述读写模式为读出模式，控制第一读使能信号保持使能，控制第二读使能信号保持使能，同时控制所述写使能信号停止使能，以选择所述第一阵列和所述第二阵列进行数据读出。
27、另一方面，本申请还提供一种图像传感器，具体地，所述图像传感器包括存储器和处理器，所述存储器用于存储计算机程序，所述处理器用于从所述存储器中调用并运行计算机程序，使得所述图像传感器执行如上所述的存储电路的编程方法；和/或，所述图像传感器包括如上所述的存储电路。
28、另一方面，本申请还提供一种存储介质，具体地，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的存储电路的编程方法的步骤。
29、如上所述，本申请提供的存储电路的编程方法、存储电路、图像传感器和存储介质通过增加了由数字电路提供的页选信号，基于该页选信号选择正常单元或冗余单元，从而实现冗余操作，并且提供了冗余模式与正常模式的选择功能，可以通过配置不同的寄存器来选择不同的工作模式，用以在不同的应用场合下分别支持较高良率的冗余模式与较高容量的正常模式。
本文档来自技高网...【技术保护点】
1.一种存储电路，其特征在于，应用于存储单元的读写操作，所述存储电路包括：
2.如权利要求1所述的存储电路，其特征在于，所述读写时序包括行地址，所述模式选择电路根据所述行地址的最高位或所述页选信号生成存储单元选择信号。
3.如权利要求2所述的存储电路，其特征在于，所述模式选择电路包括第一选择器、反相器和第二选择器；
4.如权利要求3所述的存储电路，其特征在于，所述模式选择电路包括模式选择寄存器，所述模式选择寄存器分别连接所述第一选择器的控制端和所述第二选择器的控制端，以控制所述第一选择器和第二选择器在不同的模式下选择导通不同的输入端。
5.一种存储电路的编程方法，其特征在于，所述存储电路包括第一阵列和第二阵列，所述编程方法包括：
6.如权利要求5所述的存储电路的编程方法，其特征在于，所述存储电路还包括用于控制选通所述第一阵列和所述第二阵列的模式选择电路；所述编程方法包括：
7.如权利要求6所述的存储电路的编程方法，其特征在于，所述页选信号包括第一使能信号和第二使能信号，所述当确定所述读写模式为冗余模式时，所述
8.如权利要求7所述的存储电路的编程方法，其特征在于，所述当确定读写模式为读出模式时，同时施加读出电压至第一阵列和所述第二阵列，以能够遍历所述第一阵列和所述第二阵列读出数据的步骤包括：
9.一种图像传感器，其特征在于，所述图像传感器包括存储器和处理器，所述存储器用于存储计算机程序，所述处理器用于从所述存储器中调用并运行计算机程序，使得所述图像传感器执行如权利要求5-8任一项所述的存储电路的编程方法；和/或，
10.一种存储介质，具体地，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求5-8任一项所述的存储电路的编程方法的步骤。
...【技术特征摘要】
1.一种存储电路，其特征在于，应用于存储单元的读写操作，所述存储电路包括：
2.如权利要求1所述的存储电路，其特征在于，所述读写时序包括行地址，所述模式选择电路根据所述行地址的最高位或所述页选信号生成存储单元选择信号。
3.如权利要求2所述的存储电路，其特征在于，所述模式选择电路包括第一选择器、反相器和第二选择器；
4.如权利要求3所述的存储电路，其特征在于，所述模式选择电路包括模式选择寄存器，所述模式选择寄存器分别连接所述第一选择器的控制端和所述第二选择器的控制端，以控制所述第一选择器和第二选择器在不同的模式下选择导通不同的输入端。
5.一种存储电路的编程方法，其特征在于，所述存储电路包括第一阵列和第二阵列，所述编程方法包括：
6.如权利要求5所述的存储电路的编程方法，其特征在于，所述存储电路还包括用于控制选通所述第一阵列和所述第二阵列的模式选择电路；所述编程方法包括：
<...【专利技术属性】
技术研发人员：王冠然，王锋奇，
申请(专利权)人：上海思特威集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。