【技术实现步骤摘要】
本专利技术涉及信号混频，尤指涉及一种具有多晶体管架构的混频电路。
技术介绍
1、在电路设计的领域中，许多电路需要通过混频电路来对信号进行频率调整，从而将输入信号的频率降低或升高至一个目标频率范围内，以便于后续处理。一种常见的混频器架构便是使用单一晶体管来实现。在如图1所示的外接式数字预失真(external digitalpre-distortion，edpd)电路的局部结构中，就使用了单晶体管架构的混频电路10来进行信号降频。其中，晶体管m1的栅极g用于接收振荡信号lo，并对漏极d上的信号进行混频，从而在源极s输出混频后信号。然而，这样的设计会遇到噪音指数(noise figure)以及三阶反互调失真(counter 3rd order intermodulation，cim3)的权衡问题。换言之，如果想要优化噪音指数以及cim3指标，从而放大混频电路10中的单晶体管m1的尺寸(如，栅极长度/宽度、栅指数目(finger number))，将导致电路中的互阻抗放大器(transimpedance amplifier，tia)的输出端的直流偏压(dc offset)过高，以至于超过制程所容许的范围(如，在特定的55nm制程中，直流偏压的容许范围在±25mv内)。因此，本领域需要一种创新的混频电路设计来改善这个问题。
技术实现思路
1、有鉴于此，本专利技术的目的在于提供一种多晶体管架构的混频电路，其可在不增加晶体管整体尺寸的前提下，提升系统对于高阶谐波的抗干扰能力。并且，由于本专利技
2、本专利技术实施例提供一种混频电路，包括：一第一晶体管与一第二晶体管。其中，该第一晶体管具有一控制端、一第一端与一第二端。该第一晶体管的该控制端用于接收一振荡信号，且该第一晶体管的该第一端用于输出一混频后信号，该第一晶体管的该第二端用于接收一来源信号。该第二晶体管具有一控制端、一第一端与一第二端。该第二晶体管的该控制端耦接该第一晶体管的该第二端，该第二晶体管的该第一端耦接该第一晶体管的该第一端，该第二晶体管的该第二端耦接该第一晶体管的该控制端。
本文档来自技高网...【技术保护点】
1.一种混频电路，其特征在于，包括：
2.根据权利要求1所述的混频电路，其特征在于，所述第二晶体管的栅指数目小于或等于所述第一晶体管的栅指数目。
3.根据权利要求1所述的混频电路，其特征在于，所述第二晶体管的栅极宽度小于所述第一晶体管的栅极宽度。
4.根据权利要求1所述的混频电路，其特征在于，所述第二晶体管的栅极宽度为所属制程的最低栅极宽度。
5.根据权利要求1所述的混频电路，其特征在于，所述第一晶体管与所述第二晶体管的栅极长度相同。
6.根据权利要求1所述的混频电路，其特征在于，所述第一晶体管与所述第二晶体管的栅极长度为所属制程的最低栅极长度。
7.根据权利要求1所述的混频电路，其特征在于，所述第二晶体管的尺寸小于所述第一晶体管的尺寸。
8.根据权利要求1所述的混频电路，其特征在于，所述第一晶体管与所述第二晶体管的通道类型相同。
9.根据权利要求1所述的混频电路，其特征在于，在所述混频电路进行信号混频的过程中，所述第二晶体管维持在未导通状态。
10.根据权利要求1所述的混
...【技术特征摘要】
1.一种混频电路，其特征在于，包括：
2.根据权利要求1所述的混频电路，其特征在于，所述第二晶体管的栅指数目小于或等于所述第一晶体管的栅指数目。
3.根据权利要求1所述的混频电路，其特征在于，所述第二晶体管的栅极宽度小于所述第一晶体管的栅极宽度。
4.根据权利要求1所述的混频电路，其特征在于，所述第二晶体管的栅极宽度为所属制程的最低栅极宽度。
5.根据权利要求1所述的混频电路，其特征在于，所述第一晶体管与所述第二晶体管的栅极长度相同。
6.根据权利要求1所述的混频电路，其特征...
【专利技术属性】
技术研发人员：吴依静，张家润，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。