堆叠式半导体封装件制造技术

一种堆叠式半导体封装件，所述堆叠式半导体封装件包含多个半导体芯片以及多个穿通电极。每个半导体芯片具有焊盘及凸出部，所述焊盘形成在所述半导体芯片的第一表面，所述凸出部从所述半导体芯片的一部分第二表面凸出。所述半导体芯片的第一表面背向第二表面。所述穿通电极穿过第一表面及第二表面上的凸出部。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装件，更具体涉及一种具有相互堆叠的多个芯片的半导 体封装件。
技术介绍
如今，已经发展出能够储存并处理大量数据的半导体芯片以及具有这些半导体芯 片的半导体封装件。最近，有人提出了一种堆叠式半导体封装件，其中堆叠至少两个半导体芯片以提 高数据储存容量及/或数据处理速度。为了实现堆叠式半导体封装件，用以堆叠半导体芯片的堆叠技术以及用以利用填 充物质来填充在堆叠式半导体芯片之间的空洞(voids)的填隙(gap-fill)技术是必需的。由于堆叠式半导体芯片之间的间隙(gap)渐渐变小，在半导体芯片之间利用填隙 物质来完全填充这些空洞变得越来越难。正因如此，空洞可能会存留或形成于堆叠式半导 体芯片之间。半导体芯片之间形成的空洞会导致各种缺陷，这些缺陷可以通过在进行堆叠 式半导体封装件的各种可靠的测试来检测，且/或这些缺陷也会无意地在堆叠式半导体封 装的操作过程中遇到。
技术实现思路
本专利技术的实施方案涉及一种半导体封装件，该半导体封装件适合用以避免在堆叠 式半导体芯片间的空洞产生或至少可以使其发生率最小化。在本专利技术的一方面，半导体封装件包括半导体芯片以及多个穿通电极(through electrodes)，所述半导体芯片具有焊盘(bonding pads)和凸出部(pro jection)，焊盘形 成在半导体芯片的第一表面，凸出部从半导体芯片的第二表面的一部分而凸出；穿通电极 穿过第一表面及第二表面上的凸出部。凸出部从底部来看呈长方形并设置于第二表面的中部，而且凸出部与半导体芯片 彼此形成为一体，即一体化地形成。凸出部从底部来看呈矩阵型图案并设置在第二表面的中部，而且凸出部与半导体 芯片形成为一体。半导体封装件还包括设置于凸出部上的增强层。穿通电极穿过增强层，增强层包含非导电性粘合剂(NCA)、非导电性膜(NCF) 、以 及非导电聚合物(NCP)中的任一种。增强层包含各向异性导电膜(ACF)。半导体封装件还可包括至少一个导引部，导引部从半导体芯片的第二表面凸出， 从而与半导体芯片的短边和长边中之一平行。凸出部优选占据第二表面整个面积的约5 25%。至少两个穿通电极穿过半导体芯片并与凸出部相对应。半导体封装件还可包括凸块(bumps)和/或衬垫(pads)中的任意之一，凸块和/ 或衬垫置于与凸出部相对应的穿通电极的末端。凸块与衬垫优选由选自钎料、金、铜与铝中的任意一种形成。 堆叠至少两个半导体芯片，而且堆叠的各半导体芯片的第一表面与第二表面彼此 面对放置。半导体封装件还包括涂层，涂层设置于第一表面以及第二表面上，并具有亲水性 物质与亲脂性物质中的任意一种。半导体封装件还包括填隙物(gap-fill member)，填隙物设置于堆叠式半导体芯 片之间，并且具有对应于涂层的亲水性物质与亲脂性物质中的任意一种。在本专利技术的另一方面，半导体封装件包括半导体芯片以及穿通电极，半导体芯片 具有第一表面和第二表面，第一表面上设有焊盘，第二表面有平坦部和凹部。半导体芯片具 有第一厚度和第二厚度，第一厚度为从第一表面到平坦部所测量的厚度，第二厚度为从凹 部到第一表面所测量的厚度，其中第二厚度小于第一厚度；穿通电极穿过第一表面和平坦 部。半导体封装件还可以包括设于平坦部上的增强层。半导体封装件还可包括至少一个导引部，导引部从半导体芯片的第二表面凸出并 与半导体芯片的短边和长边中之一平行。堆叠至少两个芯片，而且堆叠的各半导体芯片的第一表面与第二表面彼此面对布置。半导体封装件还可包括涂层，涂层设置于第一表面以及第二表面上，并具有亲水 性物质与亲脂性物质中的任意一种。半导体封装件还可包括填隙物，填隙物设置于堆叠式半导体芯片之间，并具有对 应于涂层的亲水性物质与亲脂性物质中的任意一种。附图说明图1为根据本专利技术第一实施方案的半导体封装件的底部示意图；图2为沿图1中的Ι-Γ线截取的剖面图；图3为图2所示半导体芯片的第二表面上所形成的导引部的底部示意图；图4为图2所示的凸出部的一个变化方案的底部示意图；图5为根据本专利技术第二实施方案的半导体封装件的剖面图；以及图6为根据本专利技术第三实施方案的半导体封装件的的剖面图。具体实施例方式应该理解，本文中附图并非必需按比例绘制，为了更加清楚描述本专利技术的特征，在 一些情况下一些部分被放大。图1为本专利技术第一实施方案的半导体封装件的底部示意图。图2为沿着图1中所示的I-I'线截取的剖面图。请参阅图1及图2，半导体封装件400包括半导体芯片100以及多个穿通电极200。 此外，半导体封装件400还可包括增强层300。例如，半导体芯片100为具有长边LS以及短边SS的矩型六面体。矩型六面体的 半导体芯片100具有彼此远离面对(背向)的第一表面110及第二表面120。 半导体芯片100包括电路部(circuit section) 130、焊盘140和凸出部150。电路部130设于半导体芯片100中。电路部130具有用以处理数据的数据处理单 元(未显示)以及用以储存数据的数据储存单元(未显示)。焊盘140设于半导体芯片100的第一表面110上。各焊盘140与电路部130电连接。凸出部150形成于半导体芯片100的第二表面120上。凸出部150从第二表面 120的一部分中凸出至预定厚度。在本实施方案中，凸出部150可具有不同的数量和不同的形状。当从底部观察时，凸出部150可具有矩形形状。凸出部150可设于半导体芯片100 的第二表面120的中部，以沿着平行于长边LS或短边SS的方向延伸。例如，在本实施方案 中，凸出部150设于第二表面120的中部，从而沿着基本平行于长边LS的方向延伸。而且， 至少两个凸出部150可彼此平行地设置(如图所示)或可彼此交叉地设置。在本实施方案 中，凸出部150与半导体芯片100形成为一体。在本实施方案中，凸出部150占据半导体芯片100的第二表面120约5 25%的 表面积。如果凸出部150占据第二表面120的表面积低于5%，则在堆叠半导体芯片100 时，半导体芯片100易于沿着一边或其他边倾斜。而且，如果凸出部150占据第二表面120 的表面积高于25%，则电路部130的面积会减少。图3为图2所示的半导体芯片100的第二表面120上所形成的导引部的底部示意图。请参阅图3，将一个或多个导引部160设置于半导体芯片100的第二表面120上。 导引部160从第二表面120向外凸出预定厚度。在本实施方案中，至少两个导引部160平 行地沿短边SS设置。例如，导引部160的厚度小于凸出部150的厚度。导引部160允许液相隙填物沿着平行于短边SS的方向流动，因此可避免空洞产生 或至少可以使得空洞的发生率最小化。虽然本实施方案中所描述的导引部160沿着平行于半导体芯片100的短边SS的 方向设置，但是也可以设想，导引部160可以沿着平行于半导体芯片100的长边LS的方向 设置。不同于此，导引部160当然也可以形成为相对于长边LS而倾斜。图4为图2所示的凸出部的一个变化方案的底部示意图。请参阅图4，至少两个凸出部150设置于半导体芯片100的第二表面120上。凸出 部150设置于第二表面120上以限定对称式矩阵图案。在本实施方案中，凸出部150设置 于半导体芯片100的第二表面12本文档来自技高网...

【技术保护点】
一种半导体封装件，包括：包括焊盘和凸出部的半导体芯片，其中所述焊盘形成在所述半导体芯片的第一表面上，所述凸出部从所述半导体芯片的第二表面的一部分上凸出，并且所述第二表面背向第一表面；和穿通电极，其穿过所述第一表面和所述第二表面上的所述凸出部。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金钟薰，孙晧荣，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]