像素阵列制造技术

本发明专利技术提供一种像素阵列，所述像素阵列包括多条扫描线、多条数据线以及多个像素。排列于第ｎ列的各像素包括第一子像素、第二子像素与第三子像素。第一子像素中第一晶体管的第一栅极以及第一漏极分别与第ｎ－１条扫描线以及第一像素电极连接。第二子像素中第二晶体管的第二栅极与第ｎ条扫描线连接，第二漏极与第二像素电极以及第一晶体管的第一源极连接。第三子像素中第三晶体管的第三栅极与第ｎ＋１条扫描线连接，第三漏极与第三像素电极以及第二晶体管的第二源极连接，第三晶体管的第三源极与其中一条数据线连接。

【技术实现步骤摘要】

本专利技术是有关于一种显示阵列，且特别是有关于一种像素阵列。
技术介绍
为因应现代产品高速度、高效能、且轻薄短小的要求，各电子零件皆积 极地朝体积小型化发展。各种携带式电子装置也已渐成主流，例如笔记本电脑(NoteBook)、移动电话(Cell Phone)、电子辞典、个人数字助理器(Personal Digital Assistant, PDA)、上网机(web pad)及平板型电脑(Tablet PC)等。对于携 带式电子装置的影像显示器而言，为了符合产品趋向小型化的需求，具有空 间利用效率佳、高画质、低消耗功率、无辐射等优越特性的平面显示器，目 前己被广为使用。一般而言，平面显示器中主要是由一显示面板以及多个驱动芯片(Driver IC)所构成，其中显示面板上具有像素阵列，而像素阵列中的像素是通过对应 的扫描线以及对应的数据线所驱动。为了使得平面显示器的产品更为普及， 业者皆如火如荼地进行降低成本作业，近年来一种数据驱动芯片减半(half source driver)的技术被提出，其主要是利用像素阵列上的布局来降低数据驱动 芯片的使用量。在已知一种数据驱动芯片减半的技术中，其主要是利用同一条数据线来 传递二像素所对应的数据信号，藉此来縮减数据线的布局数量，并降低数据 驱动芯片的使用量。随着平面显示器的品质(例如高解析度)需求逐渐提高，所需数据驱动 芯片的使用量也就愈来愈大。然而，由于数据驱动芯片的造价较为昂贵，且5数据驱动芯片所处理的信号较为复杂、耗电量较高，为了符合消费者对于平 面显示器具有朝向低价以及高品质的期待，因此若能进一步以较少的数据驱 动芯片来达到较高显示品质，将使得平面显示器更具有市场竞争力。
技术实现思路
本专利技术提供一种像素阵列，其具有曲折排列的数据线，可以降低数据线 的布局数，并减少外接数据驱动芯片的数量。本专利技术提出一种像素阵列，其包括多条扫描线、多条数据线以及多个像素。其中，数据线与扫描线相交。像素与扫描线以及数据线连接，排列于第n列中的各像素包括第一子像素、第二子像素以及第三子像素。第一子像素包括一第一晶体管与一第一像素电极，其中第一晶体管的一第一栅极与第n-l 条扫描线连接，而第一晶体管的一第一漏极与第一像素电极连接。第二子像 素包括一第二晶体管与一第二像素电极，其中第二晶体管的一第二栅极与第n 条扫描线连接，而第二晶体管的一第二漏极与第二像素电极以及第一晶体管 的一第一源极连接。第三子像素包括一第三晶体管与一第三像素电极，其中 第三晶体管的一第三栅极与第n+l条扫描线连接，而第三晶体管的一第三漏 极与第三像素电极以及第二晶体管的一第二源极连接，且第三晶体管的一第 三源极与其中一条数据线连接。在本专利技术的一实施例中，上述的与同一条数据线连接的像素仅分布于所 述条数据线的同侧。在本专利技术的一实施例中，上述的各数据线沿着行方向曲折延伸，且各数 据线包括多条第一导线以及多条第二导线。第一导线沿着列方向延伸。第二 导线沿着行方向延伸，其中第一导线与第一导线交替地连接。在本专利技术的一实施例中，上述的各第一导线的长度相当于其中一个像素 的宽度，而各第二导线的长度相当于其中一个像素的长度。在本专利技术的一实施例中，上述的在排列于同一行的像素中，位于奇数列的部分像素并与其中一条数据线连接，而位于偶数列的部分像素并与另一条 数据线连接。在本专利技术的一实施例中，上述的第一源极与第二漏极直接连接。 在本专利技术的一实施例中，上述的第二源极通过第三像素电极与第三漏极 连接。在本专利技术的一实施例中，在排列于上述第n列的各像素中，第一像素电极、第二晶体管、第二像素电极、第三晶体管以及第三像素电极位于第n条 扫描线与第n+l条扫描线之间，而第一晶体管则位于第n条扫描线与第n-l 条扫描线之间。在本专利技术的一实施例中，上述的各扫描线沿着列方向曲折延伸，且各扫 描线包括多条第三导线以及多条第四导线。第三导线沿着列方向延伸。第四 导线沿着行方向延伸，其中第三导线与第四导线交替地连接。其中，上述的 第四导线例如是位于同一像素中的第二子像素与第一子像素之间以及相邻像 素中的第三子像素与第一子像素之间。此外，上述的第四导线亦可以是位于 同一像素中的第一子像素与第二子像素之间以及同一像素中的第二子像素与 第三子像素之间。基于上述，本专利技术的像素阵列将数据线设计为曲折的布局方式，并将与 同一数据线连接的子像素皆配置于所述条数据线的同一侧，利用同一条数据 线分别传递不同的数据信号至位于同一列的第一子像素、第二子像素以及第 三子像素，因此可以大幅减少数据线的布局数量以及数据驱动芯片的数量。 再者，在一些应用中，可以让像素阵列使用较简易的驱动方法达到点反转驱 动的显示效果，以较低成本制作高品质产品。附图说明图1为本专利技术一种像素阵列的布局示意图。 图2A进一步绘示图1的像素阵列的具体布局示意图。图2B为图2A中跳线处的一种剖面示意图。图3A为图1的像素阵列在一种驱动方法下的状态示意图。图3B为图3A的像素阵列的驱动波形示意图。图4为本专利技术第二实施例的像素阵列的布局示意图。图5进一步绘示图4的像素阵列的具体布局示意图。图6为本专利技术第三实施例的像素阵列的布局示意图。图7进一步绘示图6的像素阵列的具体布局示意图。图8为本专利技术第四实施例的像素阵列的布局示意图。图9进一步绘示图8的像素阵列的具体布局示意图。图IO为本专利技术第五实施例的像素阵列的布局示意图。附图标号200、 300、 400、 500:像素阵列230:像素232:第一子像素232D:第一漏极232G:第一栅极232S:第一源极232T:第一晶体管232P:第一像素电极234:第二子像素234D:第二漏极234G:第二栅极234T:第二晶体管234S:第二源极234P:第二像素电极236:第三子像素236D:第三漏极 236G:第三栅极 236S:第三源极 236T:第三晶体管 236P:第三像素电极 240:连接导线 250:接触窗 260:保护层cn:行DR:列方向Dc:行方向G、 G0、 Gi、 G2、 Gn-i、 Gn、 Gn+i、 Gn+2、 Gn+3: |3描线GA:第三导线GB:第四导线GA1:第一部份GA2:第二部分J:跳线处SA:第一导线SB:第二导线S、 Sn.、Sn、 Sn+1、 Sn+2:数据线 S1 S12:数据信号Tl:第一时间 T2:第二时间 T3:第三时间 T4:第四时间 T5:第五时间T6:第六时间T7 T12:第七时间 第十二时间Ph第一显示像素P2:第二显示像素P3:第三显示像素P4:第四显示像素P5:第五显示像素P6:第六显示像素R(-l)、 Rl、 Ro、 Rn-2、 Rn-l、 Rn、 Rn+1: 歹Uvg/!:导通电压位准 关闭电压位准具体实施例方式为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合 所附附图作详细说明如下。第一实施例图1为本专利技术一种像素阵列的布局示意图。请参照图1，像素阵列200包 括多条扫描线G、多条数据线S以及多个像素230，其中数据线S与所述这些 扫描线G相交。为清楚说明，令像素降列200上具有一列方向Dr以及一行方 向Dc，且列方向DR实质上正交于行方向Dc。在本实施例中，多条扫描线G 大体上沿着本文档来自技高网...

【技术保护点】
一种像素阵列，其特征在于，所述像素阵列包括：　多条扫描线；　多条数据线，与所述这些扫描线相交；　多个像素，与所述这些扫描线以及所述这些数据线连接，排列于第ｎ列中的各所述像素包括：　一第一子像素，包括一第一晶体管与一第 一像素电极，其中所述第一晶体管的一第一栅极与第ｎ－１条扫描线连接，而所述第一晶体管的一第一漏极与所述第一像素电极连接；　一第二子像素，包括一第二晶体管与一第二像素电极，其中所述第二晶体管的一第二栅极与第ｎ条扫描线连接，而所述第二晶体管 的一第二漏极与所述第二像素电极以及所述第一晶体管的一第一源极连接；以及　一第三子像素，包括一第三晶体管与一第三像素电极，其中所述第三晶体管的一第三栅极与第ｎ＋１条扫描线连接，而所述第三晶体管的一第三漏极与所述第三像素电极以及所述第二晶 体管的一第二源极连接，且所述第三晶体管的一第三源极与其中一条数据线连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭峻廷，李国贤，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]