探测方法以及探测用程序技术

本发明专利技术的探测方法，使多个探针（１２Ａ）与晶片（Ｗ）的沿着倾斜的方向排列的４个芯片电接触而对芯片每４个同时施行电特性检查，其具有分别求得含有晶片的中央芯片（Ｃｃ）的第一基准倾斜芯片列（１）以及在其左上侧且平行地排列的多个倾斜芯片列，在各倾斜芯片列上以整数倍配置多个探针，分别设定各倾斜芯片列的接触位置的工序；在第一基准倾斜芯片列的右下侧，对第二基准倾斜芯片列（３）及与该第二基准倾斜芯片列平行地排列的多个列倾斜芯片列，沿着与在第一工序中设定接触位置时沿着的方向相反的方向设定接触位置的工序；根据接触位置的设定来设定多个同一索引群和检查顺序的工序。

【技术实现步骤摘要】

本专利技术涉及一种对被检査体上形成的多个芯片的电特性进行检査 的探测方法，具体而言，本专利技术涉及一种能够同时检査多个芯片的探 测方法以及探测用程序。
技术介绍
作为现有的检查装置的探测装置，例如如图12所示，具有相互邻 接的装载室1和探测室2。装载室1具有盒收纳部，其用于以盒为单 位收纳多枚晶片W;晶片搬送机构，其用于将晶片W—片一片地由盒 搬出或搬入；预定位机构，其用于在使用晶片搬送机构搬送晶片W的 期间施行预定位。探测室2具有载置台3,其具有保持晶片W、能够沿着x、 y、 z和e方向移动的结构；探针卡4，其具有与在该载置台3上载置的晶片W上形成的芯片的电极垫接触的多个探针4A;固 定机构5,其利用探针卡支架(未图示)固定该探针卡4;连接环6，其 电连接该探针卡4和测试头T。并且，该探测室2如下所述地构成在 控制装置的控制下，通过测试头T、连接环6和探针卡4，电连接未图 示的探测仪和芯片而施行电特性检査。再者，就图12而言，7是用于 通过与载置台3协同动作而施行晶片W与探针卡4的定位的定位机构, 7A是上摄像机，7B是下摄像机，8是安装有探针卡4的固定机构5的 顶板。就芯片而言，近年，伴随配线结构急剧地微细化而高密度化，在 —片晶片W上形成的芯片的数量迅速增多。因此，例如在专利文献1、 2中，记载有使用能够同时检查多个芯片的探针卡从而提高检查效率的技术o在专利文献1中，记载有使多个探针沿着相对于在晶片上形成的 多个芯片而言倾斜的方向与其接触而施行检査的探测方法。就该探测 方法而言，为了避免多个探针的端部从晶片的端部越出，将探针卡縮在晶片内施行检査，从而防止因多个探针的一部分从晶片越出而造成 的损伤。另外，在专利文献2中，记载有缩短晶片的移动距离而縮短检查 时间的探测方法。就该探测方法而言，探针与同一芯片不会多次接触, 每当改换芯片的排列的行时，确定下一次的检查开始位置，因此，能 够縮短晶片的移动距离。专利文献1:(日本)特开平10-098082号公报专利文献2:(日本)特开平05-299485号公报
技术实现思路
然而，在使用如专利文献1所述的探测方法的情况下，多个探针 中一部分与晶片内的同一芯片多次接触，因此，为了避免多次检査同 —芯片，需要限制信号的发送和接收，另外，还存在因探针与芯片的 接触次数增多而使晶片的移动距离变长的问题。另外，在使用如专利 文献2所述的探测方法的情况下，将晶片上多行多列地形成的多个芯 片按各行每次移动同时检查数的数量的晶片，进而使晶片按照行数往 复移动，因此，存在晶片的移动距离变长的问题。并且，在使用如专 利文献2所述的探测方法的情况下，产生两端部的探针的使用频率存 在很大偏倚的问题。本专利技术，是为解决上述问题而做出的，其目的在于提供一种能 够在缩短晶片等的被检査体的移动距离而縮短检查时间的同时尽量使 两端部的探针的使用频率均等从而提高探针卡的耐久性的探测方法以 及探测用程序。本专利技术第一方面的探测方法，是在控制装置的控制下，使载置有 晶片的载置台移动，并使探针卡的多个探针与所述晶片的在倾斜方向 排列的多个芯片电接触，对所述全部的芯片每次多个同时地施行电特 性检查的方法，其特征在于该探测方法，具有，第一工序，在该工 序中，分别求得含有位于所述晶片的中心的中央芯片且在倾斜方向上 排列的第一基准倾斜芯片列以及在该第一基准倾斜芯片列的上侧的第 一区域内平行地排列的多个倾斜芯片列，由所述第一区域的最下端的 所述第一基准倾斜芯片列至最上端的倾斜芯片列，以各f顷斜芯片列的6下端的芯片为始点，在所述各倾斜芯片列上以整数倍配置所述多个探针，分别设定所述多个探针与所述各倾斜芯片列的接触位置；第二工 序，在该工序中，在所述第一基准倾斜芯片列的下侧的第二区域，分 别求得与所述第一基准倾斜芯片列邻接的第二基准倾斜芯片列以及与 该第二基准倾斜芯片列平行地排列的多个倾斜芯片列，由所述第二区 域的最上端的所述第一基准倾斜芯片列至最下端的倾斜芯片列，以各 倾斜芯片列的上端的芯片为始点，在所述各倾斜芯片列上以整数倍配 置所述多个探针，分别设定所述多个探针与所述各倾斜芯片列的接触 位置；第三工序，在该工序中，根据所述接触位置的设定将所述晶片 的左右的任意一方的端部的上下方向的多个接触位置设定为所述多个 探针的同一索引群，对剩余的接触位置也沿着上下方向依次设定同一 索引群，然后，由所述晶片的左右的任意一方的端部的所述同一索引 群向另一方的端部的所述索引群，对各接触位置沿着上下方向曲折地 设定索引递进的顺序。本专利技术第二方面的探测方法如第一方面所述的探测方法，其特征 在于所述第一工序，具有，检测位于所述中央芯片的左右的任意一 方的端部的芯片的工序；检测在所述任意一方的端部的芯片的上下的 任意一方的方向上且距第一基准倾斜芯片列最远的倾斜芯片列的工 序；将所述第一基准倾斜芯片列的任意一方的端部的芯片与所述多个 探针的端部的探针对准，使同一芯片不重复地以整数倍配置所述多个 探针而设定接触位置的工序；对其它的倾斜芯片列也使用与对所述第 一基准倾斜芯片列设定接触位置时使用的方法相同的方法设定接触位 置的工序。本专利技术第三方面的探测方法如第一方面或第二方面所述的探测方 法，其特征在于所述第二工序，具有，检测位于所述中央芯片的左 右的任意另一方的端部的芯片的工序；检测在所述左右的任意另一方 的端部的芯片的所述上下方向的任意另一方的方向上且距所述第二基 准倾斜芯片列最远的倾斜芯片列的工序；将所述第二基准倾斜芯片列 的上端的芯片与所述多个探针的上端部的探针对准，使同一的芯片不 重复地且以整数倍配置所述多个探针而设定接触位置的工序；对其它 的倾斜芯片列也使用与对所述第二基准倾斜芯片列设定接触位置时使7用的方法相同的方法设定接触位置的工序。本专利技术第四方面的探测方法如第一 三方面中任意方面所述的探 测方法，其特征在于所述第三工序，具有，根据在所述第一、第二 工序中施行的接触位置的设定相对于所述多个探针对所述晶片的左右 的任意一方的端部的接触位置检索的工序；沿着位于所述左右的任意 —方的端部的接触位置的上下方向检索，判定检索出来的接触位置的 外端芯片与前一接触位置的外端芯片是否位于规定的距离内的工序； 将在所述规定距离内的接触位置设定为同一索引群的工序；对剩余的 接触位置也使用与在所述左右的任意一方的端部的接触位置设定同一 索引群吋使用的方法相同的方法分别设定同一索引群的工序。本专利技术第五方面的探测用程序，是通过驱使计算机工作、使载置 有晶片的载置台移动、并使所述探针卡的多个枚探针与所述晶片的全 部芯片中、沿着倾斜的方向排列的多个个芯片电气接触、对所述全部 的芯片每多个个同时施行电气特性检査的探测用程序，其特征在于 驱使计算机工作，施行第一工序，在该工序中，分别求得含有位于所 述晶片的中心的中央芯片且在倾斜的方向上排列的第一基准倾斜芯片 列以及在该第一基准倾斜芯片列的上侧的第一区域内平行地排列的多 个列倾斜芯片列，由所述第一区域的最下端的所述第一基准倾斜芯片 列至最上端的倾斜芯片列，以各倾斜芯片列的下端的芯片为始点，在 所述各倾斜芯片列上以整数倍配置所述多个枚探针，分别设定所述多 个枚探针与所述各倾斜芯片列的接触位置；第二工序，在该工序中本文档来自技高网...

【技术保护点】
一种探测方法，是在控制装置的控制下，使载置有晶片的载置台移动，并使探针卡的多个探针与所述晶片的在倾斜方向排列的多个芯片电接触，对所述全部的芯片每次多个同时地施行电特性检查的方法，其特征在于：　该探测方法，具有，　第一工序，在该工序中，分 别求得含有位于所述晶片的中心的中央芯片且在倾斜方向上排列的第一基准倾斜芯片列以及在该第一基准倾斜芯片列的上侧的第一区域内平行地排列的多个倾斜芯片列，由所述第一区域的最下端的所述第一基准倾斜芯片列至最上端的倾斜芯片列，以各倾斜芯片列的下端的芯片为始点，在所述各倾斜芯片列上以整数倍配置所述多个探针，分别设定所述多个探针与所述各倾斜芯片列的接触位置；　第二工序，在该工序中，在所述第一基准倾斜芯片列的下侧的第二区域，分别求得与所述第一基准倾斜芯片列邻接的第二基准倾斜芯片列以及与该第 二基准倾斜芯片列平行地排列的多个倾斜芯片列，由所述第二区域的最上端的所述第一基准倾斜芯片列至最下端的倾斜芯片列，以各倾斜芯片列的上端的芯片为始点，在所述各倾斜芯片列上以整数倍配置所述多个探针，分别设定所述多个探针与所述各倾斜芯片列的接触位置；　第三工序，在该工序中，根据所述接触位置的设定将所述晶片的左右的任意一方的端部的上下方向的多个接触位置设定为所述多个探针的同一索引群，对剩余的接触位置也沿着上下方向依次设定同一索引群，然后，由所述晶片的左右的任意一方的端部的所述同一索引 群向另一方的端部的所述索引群，对各接触位置沿着上下方向曲折地设定索引递进的顺序。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：田中秀明，深泽幸彦，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：JP[]