【技术实现步骤摘要】
本公开涉及半导体，尤其涉及一种半导体封装结构。
技术介绍
1、目前，一些存储芯片中采用多个晶粒(die)上下堆叠的方式设置在封装基板上，存储芯片比如lpddr(low power double data rate，低功耗内存技术)芯片。
2、多个晶粒堆叠设置，且在封装过程中，堆叠的晶粒中存在一些上下对应的引脚均需要引出连接线，且这些连接线通过触片连接至同一个封装通道上，也即，在同一个重叠设置的同一个物理位置上，需要引出两根连接线进而连接至两个触片。这些增加的连接线和触片会占用很多空间，并对其他引脚的信号线产生推挤，最终导致晶粒边缘处的引脚引出的连接线偏转角度过大，使用现有封装工艺进行加工时，半导体封装结构的良率不高，无法满足封装工艺要求。
技术实现思路
1、以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
2、本公开提供了一种半导体封装结构，所述半导体封装结构包括：
3、封装基板，包括至少一个预设封装通道和至少一组预设导电触片组，所述预设导电触片组与所述预设封装通道对应设置，每组所述预设导电触片组包括第一触片和第二触片，所述第一触片和所述第二触片分别电连接至与其所属的所述预设导电触片组对应的所述预设封装通道；
4、多个晶粒，层叠设置于所述封装基板，所述多个晶粒包括至少一组封装晶粒组，所述封装晶粒组包括对应设置的第一封装晶粒和第二封装晶粒，所述第一封装晶粒的第一引脚和所述第二封装晶粒的第二引脚在所述封装基板上
5、所述第一引脚通过第一导线与所述第一触片电连接，所述第一导线的安装端部与所述第一引脚相连，所述第二引脚通过第二导线与所述第二触片电连接，所述第二导线的安装端部与所述第二引脚相连，所述第一导线的安装端部在所述封装基板上的投影与所述第二导线的安装端部在所述封装基板上的投影错开设置。
6、在一个实施例中，所述第一引脚和所述第二引脚沿第一方向均具有相对的第一端和第二端，其中，所述第一方向定义为每个所述晶粒的引脚的排布方向；
7、所述第一导线的安装端部位于所述第一引脚的第一端，所述第二导线的安装端部位于所述第二引脚的第二端。
8、在一个实施例中，每个所述晶粒还包括第三引脚，所述第一引脚和所述第二引脚在所述第一方向的长度大于或等于所述第三引脚在所述第一方向的长度的两倍。
9、在一个实施例中，任意相邻的两个所述第三引脚之间具有第一间隙；
10、在所述第一方向上，所述第一引脚的长度等于所述第一间隙的长度与两倍的所述第三引脚的长度之和。
11、在一个实施例中，所述第一引脚和所述第二引脚均包括第一子引脚和第二子引脚，所述第一子引脚和所述第二子引脚沿第一方向排布，所述第一方向定义为每个所述晶粒的引脚的排布方向；
12、所述第一导线的安装端部与所述第一引脚的第一子引脚电连接；
13、所述第二导线的安装端部与所述第二引脚的第二子引脚电连接。
14、在一个实施例中，每个所述晶粒还包括第三引脚，所述第三引脚、所述第一子引脚和所述第二子引脚在所述第一方向的长度相等。
15、在一个实施例中，任意相邻的两个所述第三引脚之间具有第一间隙，所述第一子引脚与所述第二子引脚之间具有第二间隙；
16、所述第一间隙和所述第二间隙在所述第一方向的长度相等。
17、在一个实施例中，所述第一引脚和所述第二引脚在所述封装基板上的投影与所述预设导电触片组之间在第二方向相距250μm-260μm；
18、其中，所述第二方向与所述第一方向垂直。
19、在一个实施例中，所述第三引脚通过第三导线与第三触片电连接，相邻的两个所述第三触片的延伸方向基本平行。
20、在一个实施例中，相邻的两个所述第三触片的延伸方向之间的夹角小于5°。
21、在一个实施例中，每个所述晶粒包括沿所述第一方向阵列设置的多个引脚，所述第一引脚、所述第一引脚和所述第三引脚属于所述引脚；
22、所述封装基板包括多个导电触片，所述第一触片、所述第二触片和所述第三触片属于所述导电触片；
23、沿所述第一方向，位于所述晶粒的边缘的引脚对应的所述导电触片与第二方向之间的夹角小于35°，其中，所述第二方向垂直于所述第一方向，且所述第二方向平行于所述封装基板。
24、在一个实施例中，所述封装基板包括顶面和底面，所述导电触片设置于所述封装基板的顶面，所述封装基板的底面设置焊盘；
25、所述封装基板还包括导电插塞，所述导电插塞贯穿所述封装基板，所述导电插塞分别连接所述导电触片和所述焊盘。
26、在一个实施例中，所述第一引脚和所述第二引脚包括odt引脚、cs引脚和cke引脚。
27、在一个实施例中，相邻的所述晶粒通过晶片贴合膜粘接连接；和/或，
28、与所述封装基板相连的所述晶粒通过晶片贴合膜与所述封装基板粘接连接。
29、在一个实施例中，所述第一触片和所述第二触片基本平行；和/或，
30、所述第一导线在所述封装基板上的投影的延伸方向与所述第一触片的延伸方向平行；和/或，
31、所述第二导线在所述封装基板上的投影的延伸方向与所述第二触片的延伸方向平行。
32、在一个实施例中，所述第一触片的延伸方向与所述第二触片的延伸方向之间的夹角为2°至3°。
33、本公开提供的半导体封装结构中，在层叠设置的两个封装晶粒的对应的引脚处，属于不同封装晶粒的引脚所连接的导线的安装端部错开设置，使得导电触片的偏转角度更小，满足封装工艺要求；并且，还能够减小导电触片与封装晶粒之间的距离，以减小导线长度，降低封装成本。
34、在阅读并理解了附图和详细描述后，可以明白其他方面。
本文档来自技高网...【技术保护点】
1.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一引脚和所述第二引脚沿第一方向均具有相对的第一端和第二端，其中，所述第一方向定义为每个所述晶粒的引脚的排布方向；
3.根据权利要求2所述的半导体封装结构，其特征在于，每个所述晶粒还包括第三引脚，所述第一引脚和所述第二引脚在所述第一方向的长度大于或等于所述第三引脚在所述第一方向的长度的两倍。
4.根据权利要求3所述的半导体封装结构，其特征在于，任意相邻的两个所述第三引脚之间具有第一间隙；
5.根据权利要求1所述的半导体封装结构，其特征在于，所述第一引脚和所述第二引脚均包括第一子引脚和第二子引脚，所述第一子引脚和所述第二子引脚沿第一方向排布，所述第一方向定义为每个所述晶粒的引脚的排布方向；
6.根据权利要求5所述的半导体封装结构，其特征在于，每个所述晶粒还包括第三引脚，所述第三引脚、所述第一子引脚和所述第二子引脚在所述第一方向的长度相等。
7.根据权利要求6所述的半导体封装结构，其特征在于，任意
8.根据权利要求2-7任一项所述的半导体封装结构，其特征在于，所述第一引脚和所述第二引脚在所述封装基板上的投影与所述预设导电触片组之间在第二方向相距250μm-260μm；
9.根据权利要求3或6所述的半导体封装结构，其特征在于，所述第三引脚通过第三导线与第三触片电连接，相邻的两个所述第三触片的延伸方向基本平行。
10.根据权利要求9所述的半导体封装结构，其特征在于，相邻的两个所述第三触片的延伸方向之间的夹角小于5°。
11.根据权利要求9所述的半导体封装结构，其特征在于，每个所述晶粒包括沿所述第一方向阵列设置的多个引脚，所述第一引脚、所述第一引脚和所述第三引脚属于所述引脚；
12.根据权利要求11所述的半导体封装结构，其特征在于，所述封装基板包括顶面和底面，所述导电触片设置于所述封装基板的顶面，所述封装基板的底面设置焊盘；
13.根据权利要求1-7任一项所述的半导体封装结构，其特征在于，所述第一引脚和所述第二引脚包括ODT引脚、CS引脚和CKE引脚。
14.根据权利要求1-7任一项所述的半导体封装结构，其特征在于，相邻的所述晶粒通过晶片贴合膜粘接连接；和/或，
15.根据权利要求1-7任一项所述的半导体封装结构，其特征在于，所述第一触片和所述第二触片基本平行；和/或，
16.根据权利要求15所述的半导体封装结构，其特征在于，所述第一触片的延伸方向与所述第二触片的延伸方向之间的夹角为2°至3°。
...【技术特征摘要】
1.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一引脚和所述第二引脚沿第一方向均具有相对的第一端和第二端，其中，所述第一方向定义为每个所述晶粒的引脚的排布方向；
3.根据权利要求2所述的半导体封装结构，其特征在于，每个所述晶粒还包括第三引脚，所述第一引脚和所述第二引脚在所述第一方向的长度大于或等于所述第三引脚在所述第一方向的长度的两倍。
4.根据权利要求3所述的半导体封装结构，其特征在于，任意相邻的两个所述第三引脚之间具有第一间隙；
5.根据权利要求1所述的半导体封装结构，其特征在于，所述第一引脚和所述第二引脚均包括第一子引脚和第二子引脚，所述第一子引脚和所述第二子引脚沿第一方向排布，所述第一方向定义为每个所述晶粒的引脚的排布方向；
6.根据权利要求5所述的半导体封装结构，其特征在于，每个所述晶粒还包括第三引脚，所述第三引脚、所述第一子引脚和所述第二子引脚在所述第一方向的长度相等。
7.根据权利要求6所述的半导体封装结构，其特征在于，任意相邻的两个所述第三引脚之间具有第一间隙，所述第一子引脚与所述第二子引脚之间具有第二间隙；
8.根据权利要求2-7任一项所述的半导体封装结构，其特征在于，所述第一引脚和所述第二引脚在所述封装基板上的投...
【专利技术属性】
技术研发人员：石宏龙，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。