【技术实现步骤摘要】
本专利技术涉及半导体制造，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿甚至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求，铜互连线逐渐取代铝互连线。与铝相比，铜具有更低的电阻率及更高的抗电迁移特性，可以降低互连线的电阻电容(rc)延迟，改善电迁移，提高器件稳定性。
2、但是，铜互连线也有缺陷。金属铜具有高迁移率，铜在硅及其氧化物以及大部分介质中扩散非常快。且铜一旦进入半导体衬底或介质层中，会影响器件的少数载流子寿命和漏电流，增大互连结构的电迁移，引起电路失效，可靠性降低。一种解决办法是：在形成铜互连线之前，在基底上形成阻挡层，能够一定程度的阻挡铜的扩散。
3、然而，现有技术中形成具有阻挡层的铜互连线仍存在诸多问题。
技术实现思路
1、本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提升半导体结构的性能。
2、为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有第一导电层，且所述衬底暴露出所述第一导电层的顶部表面；在所述衬底上形成介质层，所述介质层内具有插塞开口，所述插塞开口暴露出所述第一导电层的部分顶部表面；采用选择性金属生长工艺，在所述第一导电层上形成导电插塞，
3、可选的，所述选择性金属生长工艺包括：选择性钨生长工艺和选择性钴生长工艺中的一种或两种。
4、可选的，所述第一导电层的材料包括：铜、钨和钴中的一种或多种。
5、可选的，所述第二导电层的材料包括：铜、钨和钴中的一种或多种。
6、可选的，所述导电插塞的顶部表面凸起于所述介质层的顶部表面的高度小于50埃。
7、可选的，所述阻挡层的材料包括：钽或氮化钽。
8、可选的，所述阻挡层的形成工艺包括：原子层沉积工艺。
9、可选的，所述阻挡层的厚度为：15埃～50埃。
10、相应的，本专利技术的技术方案中还提供一种半导体结构，包括：衬底，所述衬底内具有第一导电层，且所述衬底暴露出所述第一导电层的顶部表面；位于所述衬底上的介质层，所述介质层内具有插塞开口，所述插塞开口暴露出所述第一导电层的部分顶部表面；位于所述第一导电层上的导电插塞，所述导电插塞填充满所述插塞开口，且所述导电插塞的顶部表面凸起于所述介质层的顶部表面；位于所述导电插塞的顶部表面和所述介质层的顶部表面的阻挡层；位于所述阻挡层上的第二导电层。
11、可选的，所述第一导电层的材料包括：铜、钨和钴中的一种或多种。
12、可选的，所述第二导电层的材料包括：铜、钨和钴中的一种或多种。
13、可选的，所述导电插塞的顶部表面凸起于所述介质层的顶部表面的高度小于50埃。
14、可选的，所述阻挡层的材料包括：钽或氮化钽。
15、可选的，所述阻挡层的厚度为：15埃～50埃。
16、与现有技术相比，本专利技术的技术方案具有以下优点：
17、本专利技术技术方案的半导体结构的形成方法中，采用选择性金属生长工艺，在所述第一导电层上形成导电插塞，所述导电插塞填充满所述插塞开口，且所述导电插塞的顶部表面凸起于所述介质层的顶部表面。通过所述选择性金属生长工艺形成的所述导电插塞的迁移率较低，因此不需要在所述插塞开口的侧壁和底部表面形成所述阻挡层。由于所述导电插塞顶部形貌的尺寸大于所述导电插塞底部形貌的尺寸，因此通过将所述阻挡层形成至所述导电插塞的顶部表面，能够有效增大所述阻挡层与所述导电插塞之间的接触面积，进而降低所述第二导电层与所述导电插塞之间的接触电阻，以此提升最终形成的半导体结构的性能。
18、进一步，所述导电插塞的顶部表面凸起于所述介质层的顶部表面的高度小于50埃。当所述导电插塞的顶部表面凸起于所述介质层的顶部表面的高度大于50埃时，容易导致所述导电插塞的凸起边缘与所述介质层的衔接处的上层金属材料填充困难。
19、本专利技术技术方案的半导体结构中，包括：位于所述第一导电层上的导电插塞，所述导电插塞填充满所述插塞开口，且所述导电插塞的顶部表面凸起于所述介质层的顶部表面；位于所述导电插塞的顶部表面和所述介质层的顶部表面的阻挡层。由于所述导电插塞顶部形貌的尺寸大于所述导电插塞底部形貌的尺寸，因此通过将所述阻挡层形成至所述导电插塞的顶部表面，能够有效增大所述阻挡层与所述导电插塞之间的接触面积，进而降低所述第二导电层与所述导电插塞之间的接触电阻，以此提升最终形成的半导体结构的性能。
20、进一步，所述导电插塞的顶部表面凸起于所述介质层的顶部表面的高度小于50埃。当所述导电插塞的顶部表面凸起于所述介质层的顶部表面的高度大于50埃时，容易导致所述导电插塞的凸起边缘与所述介质层的衔接处的上层金属材料填充困难。
本文档来自技高网...【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述选择性金属生长工艺包括：选择性钨生长工艺和选择性钴生长工艺中的一种或两种。
3.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一导电层的材料包括：铜、钨和钴中的一种或多种。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二导电层的材料包括：铜、钨和钴中的一种或多种。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述导电插塞的顶部表面凸起于所述介质层的顶部表面的高度小于50埃。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述阻挡层的材料包括：钽或氮化钽。
7.如权利要求1所述半导体结构的形成方法，其特征在于，所述阻挡层的形成工艺包括：原子层沉积工艺。
8.如权利要求1所述半导体结构的形成方法，其特征在于，所述阻挡层的厚度为：15埃～50埃。
9.一种半导体结构，其特征在于，包括：
10.如权利要求9所述半导体结构，其特征在于
11.如权利要求9所述半导体结构，其特征在于，所述第二导电层的材料包括：铜、钨和钴中的一种或多种。
12.如权利要求9所述半导体结构，其特征在于，所述导电插塞的顶部表面凸起于所述介质层的顶部表面的高度小于50埃。
13.如权利要求9所述半导体结构，其特征在于，所述阻挡层的材料包括：钽或氮化钽。
14.如权利要求9所述半导体结构，其特征在于，所述阻挡层的厚度为：15埃～50埃。
...【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述选择性金属生长工艺包括：选择性钨生长工艺和选择性钴生长工艺中的一种或两种。
3.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一导电层的材料包括：铜、钨和钴中的一种或多种。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二导电层的材料包括：铜、钨和钴中的一种或多种。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述导电插塞的顶部表面凸起于所述介质层的顶部表面的高度小于50埃。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述阻挡层的材料包括：钽或氮化钽。
7.如权利要求1所述半导体结构的形成方法，其特征在于，...
【专利技术属性】
技术研发人员：吴轶超，金吉松，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。