【技术实现步骤摘要】
本专利技术涉及数字信号处理，特别涉及在芯片中实现多路符号位的处理方法、装置及存储介质。
技术介绍
1、在通信领域，为了实时捕获突发数据，经常需要进行相关运算。相关运算的计算量一般比较大，并且对实时性要求比较高，例如通常需要在几微秒的时间内完成几千点的相关运算。而如果训练序列有很多种，则为了识别不同帧类型，便需要对同一个突发信号同时进行多路并行的相关运算。这种相关运算会对cpu算力具有很高的要求。而当cpu算力不能够满足相关运算的需求时，便需要额外增加fpga(现场可编程门阵列)来进行硬件加速。但是这种增加fpga架构的方式，会导致设备功耗增加、体积变大等缺陷产生。
2、对此，现有技术1提出一种基于fpga实现相关算法的快速计算方法，其主要通过1次匹配计算读取m次匹配所需的搜索窗数据，后面的匹配计算按照m路并行进行，从而利用1次匹配计算完成m次匹配来实现相关算法的快速计算。现有技术2提出一种基于fpga的通用矩阵相关计算实现系统，其主要通过参数配置模块、数据重排模块、矩阵相关计算模块、输出重排模块来实现两个矩阵的矩阵相关计算，且支持标准的axi协议，满足目前数字信号处理中矩阵相关计算的可靠性和精确性要求。
3、但是上述方式仍然存在一定的缺陷，例如现有技术1需要计算的数据过于复杂，所需要的fpga资源比较多，而且计算的匹配次数只能为2的倍数。又例如现有技术2所涉及的参数配置较多，不易于用户便捷快速利用，而且由于其是在通用矩阵之间做相关运算，所以只支持小规模矩阵单元进行相关，导致适用范围不够广。
>技术实现思路
1、本专利技术实施例提供了一种在芯片中实现多路符号位的处理方法、装置及存储介质，旨在提高芯片中有关符号位运算的速率和通用性。
2、第一方面，本专利技术实施例提供了一种在芯片中实现多路符号位的处理方法，包括：
3、获取波形符号位；
4、通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中；其中，多个移位寄存器分别设置于多个预设的最小符号位相关单元中；
5、通过每一最小符号位相关单元对对应的所述移位寄存器存储的波形符号位进行输出处理，得到每一最小符号位相关单元对应的输出结果；
6、通过多路累加矩阵对各所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果。
7、第二方面，本专利技术实施例提供了一种在芯片中实现多路符号位的处理装置，包括：
8、符号位获取单元，用于获取波形符号位；
9、符号位存储单元，用于通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中；其中，多个移位寄存器分别设置于多个预设的最小符号位相关单元中；
10、符号位输出单元，用于通过每一最小符号位相关单元对对应的所述移位寄存器存储的波形符号位进行输出处理，得到每一最小符号位相关单元对应的输出结果；
11、累加运算单元，用于通过多路累加矩阵对各所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果。
12、第三方面，本专利技术实施例提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面所述的在芯片中实现多路符号位的处理方法。
13、本专利技术实施例提供了一种在芯片中实现多路符号位的处理方法、装置及存储介质，该方法包括：获取波形符号位；通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中；其中，多个移位寄存器分别设置于多个预设的最小符号位相关单元中；通过每一最小符号位相关单元对对应的所述移位寄存器存储的波形符号位进行输出处理，得到每一最小符号位相关单元对应的输出结果；通过多路累加矩阵对各所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果。本专利技术实施例通过设置多路最小符号位相关单元以及多路累加矩阵来实现符号位相关运算的硬件加速，从而能够在使用较少资源的情况下，完成多路任意点数的相关运算，有效分担了soc芯片(系统级芯片)中主控cpu的算力压力，提高了芯片中有关符号位运算的速率。并且本专利技术实施例所提供的方法简单、高效，适合芯片内部实现，能够满足目前数字信号处理中符号位相关的精确性和实时性需求，故具有一定的通用性。
本文档来自技高网...【技术保护点】
1.一种在芯片中实现多路符号位的处理方法，其特征在于，包括：
2.根据权利要求1所述的在芯片中实现多路符号位的处理方法，其特征在于，所述波形符号位包括本地波形符号位和外部波形符号位；
3.根据权利要求2所述的在芯片中实现多路符号位的处理方法，其特征在于，所述通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中，包括：
4.根据权利要求2所述的在芯片中实现多路符号位的处理方法，其特征在于，所述将所述波形符号位存储至多个移位寄存器中，还包括：
5.根据权利要求2所述的在芯片中实现多路符号位的处理方法，其特征在于，还包括：
6.根据权利要求1所述的在芯片中实现多路符号位的处理方法，其特征在于，所述通过多路累加矩阵对各所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果，包括：
7.根据权利要求2所述的在芯片中实现多路符号位的处理方法，其特征在于，所述本地波形符号位和外部波形符号位的存储过程为并发运行。
8.根据权利要求1所述的在芯片中实现多路符号位的处理方法，其特征在于，每一最小符号位相关
9.一种在芯片中实现多路符号位的处理装置，其特征在于，包括：
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至8任一项所述的在芯片中实现多路符号位的处理方法。
...【技术特征摘要】
1.一种在芯片中实现多路符号位的处理方法，其特征在于，包括：
2.根据权利要求1所述的在芯片中实现多路符号位的处理方法，其特征在于，所述波形符号位包括本地波形符号位和外部波形符号位；
3.根据权利要求2所述的在芯片中实现多路符号位的处理方法，其特征在于，所述通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中，包括：
4.根据权利要求2所述的在芯片中实现多路符号位的处理方法，其特征在于，所述将所述波形符号位存储至多个移位寄存器中，还包括：
5.根据权利要求2所述的在芯片中实现多路符号位的处理方法，其特征在于，还包括：
6.根据权利要求1所述的在芯片中实现多路符号位的处理方法...
【专利技术属性】
技术研发人员：徐同庆，卢颜，董文凯，上妮娜，耿同洲，张家祯，袁涛，
申请(专利权)人：鹤壁天海电子信息系统有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。