一种快速提取ＳＲＡＭ时序库的方法技术

本发明专利技术公开了一种快速提取ＳＲＡＭ时序库的方法，提取ＳＲＡＭ的时序信息，所述ＳＲＡＭ的时序信息包括ＳＲＡＭ输入引脚信号上升和下降时的建立时间和保持时间，以及ＳＲＡＭ输出引脚上升和下降时的延时；提取每一种时序信息时，提取该时序信息的两个变量分别为极限值时所对应的四个数值点；再利用插值法对所述的四个数值点进行填补，得到具有７×７矩阵结构的ＳＲＡＭ时序库。本发明专利技术方法由于仅提取每一种ＳＲＡＭ时序库２×２即四个数值点，只仿真４次，相比现有技术仿真４９次大大提高了速度，可以精确地提供总线信号中每一位信号的具体值，进一步精确了时序库信息。可以较好的应用于ＳＲＡＭ应用系统的后端设计。

【技术实现步骤摘要】

本专利技术涉及SRAM存储器的设计、制造，尤其涉及一种SRAM时序库的建立方法。
技术介绍
高性能的系统芯片对数据的存取速度有了更严格的要求，低功耗设计成为SOC的 研究热点和挑战。SRAM(静态随机存储器)凭借其高速的存取时间和低功耗，成为SOC产 品的首选。SRAM存储器一直是从全局静态的角度来设计的，其操作由地址总线上的事件或 R/W信号来启动，不需要额外的时序信号或控制信号，意味着所有的电路(如译码器和放大 器)都是完全静态实现的。着功耗低，接口简单，速度快的优点，让SRAM设计成为热点。对 于保证和提升SRAM性能，縮短SRAM的设计周期有着重要的产业意义和商业价值。 但现有技术中SRAM时序库的提取耗时大，而且对于总线型的信号只提供最大值， 一定程度上影响并阻碍了 SRAM的设计和应用。
技术实现思路
本专利技术提出了一种基于2X2取样的快速提取SRAM时序库的方法，在不失准确性的 基础上极大地简化了仿真电路的时间，縮短了 SRAM存储器的设计周期。一种快速提取SRAM时序库的方法，提取SRAM的时序信息；所述SRAM的时序信息包括SRAM输入引脚信号上升时的建立时间；SRAM输入引脚信号上升时的保持时间；SRAM输入引脚信号下降时的建立时间；SRAM输入引脚信号下降时的保持时间；SRAM输出引脚信号上升时的延时；SRAM输出引脚信号下降时的延时；提取每一种时序信息时，提取该时序信息的两个变量分别为极限值时所对应的四个数值点；再利用插值法对所述的四个数值点进行填补，得到具有7 X 7矩阵结构的SRAM时 序库。 通过这种方法，可以分别得到共六种具有7X7矩阵结构的SRAM时序库。 以上六种时序信息都与两个变量有关，如 所述的SRAM输入引脚信号上升时的建立时间所对应的两个变量分别为输入信号 本身上升时的转换时间、时钟信号的转换时间。 所述的SRAM输入引脚信号上升时的保持时间的两个变量分别为输入信号本身上 升时的转换时间、时钟信号的转换时间。 所述的SRAM输入引脚信号下降时的建立时间的两个变量分别为输入信号本身下 降时的转换时间、时钟信号的转换时间。 所述的SRAM输入引脚信号下降时的保持时间的两个变量分别为输入信号本身下降时的转换时间、时钟信号的转换时间。 所述的SRAM输出引脚信号上升时的延时的两个变量分别为时钟信号的上升时转 换时间以及自身的负载。 所述的SRAM输出引脚信号下降时的延时的两个变量分别为时钟信号的下降时转 换时间以及自身的负载。 当其中的一个变量不变时，每个信息值在另一个变量上都是单调的变化。例如当信号本身的转换时间不变时，输入信号的建立和保持时间是随着时钟信号的转换时间而单调变化的，同样当时钟的转换时间不变时，输入信号的建立和保持时间也是随着本身的转换时间而单调变化的；当时钟信号的转换时间不变时，输出信号所需的时间是随着其负载的大小而单调变化的，同样当负载不变时，其值是随着时钟信号而单调变化的。 变量的取样值尽量不要采的太近，为了更好的模拟时序值随着变量的变化趋势，变量的取样值跨度要较大。因此在本专利技术提取时序信息的时序库中的两个变量分别为极限值时所对应的四个数值点。 现有技术中，当SRAM引脚上的信号是总线型时，最终结果以总线中的所有信号的 时序值的最大为准如电路的引脚是总线型的地址信号或数据信号时，生成的时序库的最 终结果应为总线中所有信号的最大值。本专利技术方法由于仅提取每一种SRAM时序库2X2即 四个数值点，只仿真4次，相比现有技术仿真49次大大提高了速度。由于现有技术仿真耗时 较大，所以仅仅能够提供总线信号的最大值，而本专利技术方法提取SRAM时序库的速度较快， 可以精确地提供总线信号中每一位信号的具体值，进一步精确了时序库信息。可以较好的 应用于SRAM应用系统的后端设计。附图说明 图1本专利技术方法提取SRAM时序库的示意图； 图2利用现有技术提取SRAM时序库(SRAM输入引脚信号上升时的建立时间)的 曲面图； 图3本专利技术提取SRAM时序库(SRAM输入引脚信号上升时的建立时间)的曲面图； 图4表1和表2的建立时间差值的曲面图。具体实施例方式本专利技术一种快速提取SRAM时序库的方法，其特征在于，提取SRAM的时序信息，所 述SRAM的时序信息包括SRAM输入引脚信号上升和下降时的建立和保持时间，以及SRAM输 出引脚上升和下降时的延时； 提取每一种时序信息时，提取该时序信息的两个变量分别为极限值时所对应的四 个数值点；再利用插值法对所述的四个数值点进行填补，得到具有7 X 7矩阵结构的SRAM时 序库。 本专利技术基于2X2取样的快速提取SRAM时序库的方法较之传统提取方法的不同处 就是减少了取样的次数，在很大程度上减少了仿真的次数，从而非常明显的减少了 SRAM存 储器电路的设计周期，縮短SRAM存储器投入市场的时间。 用2X2取样的方法来提取SRAM时序，是根据时序信息与其变量之间的特殊关系而来的。主要的时序信息包含两部分，一部分是输入引脚信号上的，即输入引脚信号上升时 的建立时间、保持时间和下降时的建立时间和保持时间；另一部分是输出引脚信号上的，输 出信号上升和下降时的延时。 输入信号的时序信息与输入信号本身的转换时间和时钟信号的转换时间有关，在任一维变量上的变化，其值都是单调变化的；输出信号与其变量(时钟信号的转换时间和信号本身带的负载)的关系也是如此。由于他们之间存在这种特殊的关系，故变量采样的时候可以相对的进行简化，每个变量取两组数据就可以描述出之间的关系。 图1表示了提取SRAM的时序库的示意图，2 X 2取样仿真SRAM，通过插值7 X 7的时序结果。插值时可采用MATLAB软件中的插值函数，也可以采用现有技术中的其他手段进行插值。 为了比较时序结果的区别，先用HSPICE(synopsys公司的仿真软件)对一个设计 好的SRAM的地址端信号进行仿真，在7组不同的地址信号的转换时间和时钟信号转换时 间，即进行49次仿真得到表1的地址信号建立时间表。 再利用本专利技术的2 X 2取样仿真4次后，根据仿真的结果，利用插值的方法，得到表 2中的7X7的建立时间表，图2和图3分别为表1和表2的曲面图，图4是最终两个时序结 果的差值曲面图，由图4可以看出最大的差值不超过0. 001ns。 表1用7X7取样时仿真一个SRAM地址端建立时间的结果 <table>table see original document page 5</column></row><table> 表2用2X2取样仿真同一个SRA地址端建立时间并插值的结果 clock0.0410.0670.0960.1550.3290.6191.0000.0410.41100.41320.41560.42060.43530.45980.49200.0670.41030.41250.41490.41990.43460.45910.49130.0960.40950.41160.41410.41910.43380.45830扁50.1550.40780.41000.41240.41740.43210.45660.48880.3290.40290.405本文档来自技高网...

【技术保护点】
一种快速提取ＳＲＡＭ时序库的方法，其特征在于，提取ＳＲＡＭ的时序信息，所述ＳＲＡＭ的时序信息包括ＳＲＡＭ输入引脚信号上升和下降时的建立时间和保持时间，以及ＳＲＡＭ输出引脚上升和下降时的延时；提取每一种时序信息时，提取该时序信息的两个变量分别为极限值时所对应的四个数值点；再利用插值法对所述的四个数值点进行填补，得到具有７×７矩阵结构的ＳＲＡＭ时序库。

【技术特征摘要】
一种快速提取SRAM时序库的方法，其特征在于，提取SRAM的时序信息，所述SRAM的时序信息包括SRAM输入引脚信号上升和下降时的建立时间和保持时间，以及SRAM输出引脚上升和下降时的延时；提取每一种时序信息时，提取该时序信息的两个变量分别为极限值时所对应的四个数值点；再利用插值法对所述的四个数值点进行填补，得到具有7×7矩阵结构的SRAM时序库。2. 如权利要求1所述的的方法，其特征在于，所述的SRAM输入引脚信号上升时的建立 时间所对应的两个变量分别为输入信号本身上升时的转换时间、时钟信号的转换时间。3. 如权利要求1所述的的方法，其特征在于，所述的SRAM输入引脚信号上升时的保持 时间的两个变量分别为输入信号本...

【专利技术属性】
技术研发人员：张培勇，黄雪维，潘虹，张杰，张强，应琦钢，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86[中国|杭州]