【技术实现步骤摘要】
本申请涉及集成电路，尤其涉及晶体管、集成电路及制备方法、电子设备。
技术介绍
1、集成电路(integrated circuit，ic)也可以称之为芯片(chip)是一种将电路集成在半导体晶圆(wafer)表面上的电学器件。其中，电路中可以采用金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)作为可变电流开关。
2、通常，mosfet可以包括：源极(source)、栅极(gate)和漏极(drain)。水平方向上，在源极与漏极之间存在一个沟道(channel)，沟道采用半导体材料，例如硅。在未施加电压时，沟道具有较大的电阻，源极与漏极处于断开状态。栅极垂直于沟道设置，在栅极上施加的电压大于或等于阈值电压(threshold voltage，vt)时沟道导通，相应的源极与漏极之间处于导通状态。其中，vt是驱动与栅极对应沟道导通的所需的最小电压，通常每个栅极对应一个vt。其中，电压指的是栅极与源极之间的电压，可以称之为栅-源电压(gate-sourcevoltage，vgs)。
3、随着集成电路尺寸不断缩小、集成电路中集成的mosfet的数量不断增加。可以为不同mosfet的栅极配置不同的vt，以使得集成电路可以通过对栅极施加不同的电压，控制设定mosfet中的沟道导通。
4、高介电常数金属栅极(high-k metal gate，hkmg)，因其能较好地解决传统二氧化硅介质层的漏电问题和多晶硅耗尽问题，
技术实现思路
1、本申请实施例提供晶体管、集成电路及制备方法、电子设备，晶体管中覆盖层采用的材料包括：氮原子和铝原子，覆盖层的功函数与材料中铝原子以及氮原子的比例相关，可以通过调整材料中氮原子的比例得到具有不同功函数的覆盖层，进而得到具有不同阈值电压的晶体管。
2、本申请实施例第一方面提供一种晶体管，包括：沟道和设置在沟道上的栅极；栅极包括：设置在沟道一侧的覆盖层和设置在覆盖层远离沟道一侧的第一功函数层；
3、覆盖层采用的材料包括氮原子和铝原子；覆盖层的功函数与材料中氮原子和/或铝原子的比例相关。
4、本实现方式中，晶体管包括：沟道和设置在沟道上的栅极；栅极包括：设置在沟道一侧的覆盖层和设置在覆盖层远离沟道一侧的第一功函数层；覆盖层采用的材料包括氮原子和铝原子；覆盖层的功函数与材料中氮原子的比例相关。本申请实现方式提供的晶体管中覆盖层采用的材料包括氮原子和铝原子，其中，覆盖层的功函数与材料中氮原子的比例相关，可以通过调整材料中氮原子的比例得到具有不同功函数的覆盖层，进而得到具有不同阈值电压的晶体管。
5、结合第一方面的第一种实现方式，栅极还包括：一层或多层第二功函数层，第二功函数层设置在覆盖层与第一功函数层之间。
6、本实现方式中，栅极还包括一层或多层第二功函数层。其中，第二功函数层设置在第一功函数层与覆盖层之间，用于阻挡第一功函数层中al的扩散和高介电常数层中o的逃逸。通过在第一功函数层与覆盖层之间设置不同厚度的第二功函数层得到具有不同vt的晶体管。
7、结合第一方面的第二种实现方式，材料还包括碳原子，碳原子的比例小于或等于比例阈值。
8、本实现方式中，覆盖层采用的材料中c的比例可以小于或等于比例阈值。较低的c比例可使得覆盖层具有可调节的ewf。
9、结合第一方面的第三种实现方式，所述覆盖层围成一个背向所述沟道的凹槽；栅极还包括设置于远离覆盖层壁一侧的金属填充层。
10、本实现方式中与现有技术提供的仅通过第二功函数层的厚度调整栅极vt的实现方式相比较，本实现方式中，晶体管的vt受第二功函数层的厚度及覆盖层的ewf影响。得到相同vt的情况下，本实现方式可以采用较少厚度梯度的第二功函数层，进而可以保证晶体管的栅极可以有较大的空间用于容纳金属填充层。用于容纳金属填充层的空间较大，一方面可以降低金属填充层的回填难度，另一方面较大的体积的金属填充层可以使得晶体管具有较小的接触电阻。
11、本申请实施例第二方面提供一种集成电路，包括：半导体衬底和集成在半导体衬底上的至少一个晶体管；晶体管包括：沟道和设置在沟道上的栅极；栅极包括：设置在沟道一侧的覆盖层和设置在覆盖层远离沟道一侧的第一功函数层；覆盖层采用的材料包括氮原子和铝原子，覆盖层的功函数与材料中氮原子和/或铝的比例相关。
12、本实现方式中，集成电路包括半导体衬底和集成在半导体衬底上的至少一个晶体管。晶体管包括：沟道和设置在沟道上的栅极；栅极包括：设置在沟道一侧的覆盖层和设置在覆盖层远离沟道一侧的第一功函数层；覆盖层采用的材料包括氮原子和铝原子；覆盖层的功函数与材料中氮原子的比例相关。本申请实现方式提供的晶体管中覆盖层采用的材料包括氮原子和铝原子，其中，覆盖层的功函数与材料中氮原子的比例相关，可以通过调整材料中氮原子的比例得到具有不同功函数的覆盖层，进而得到具有不同阈值电压的晶体管。
13、结合第二方面的第一种实现方式，至少一个晶体管包括第一晶体管和第二晶体管；第一晶体管中覆盖层的材料中氮原子的比例为第一比例；第二晶体管中覆盖层的材料中氮原子的比例为第二比例，第一比例大于或小于第二比例。
14、本实现方式中，第一晶体管中覆盖层中n的比例(第一比例)大于或小于第二晶体管中覆盖层中n的比例(第二比例)，覆盖层采用的材料中n的比例越大，覆盖层的ewf越大。基于上述因素使得第一晶体管中覆盖层与第二晶体管中覆盖层具有不同的ewf，进而使得第一晶体管与第二晶体管具有不同的vt。
15、结合第二方面的第二种实现方式，第一晶体管包括n型晶体管，第二晶体管包括p型晶体管；第一比例小于第二比例。
16、结合第二方面的第三种实现方式，至少一个晶体管还包括第三晶体管；第三晶体管中栅极还包括：设置在覆盖层与第一功函数层之间的第二功函数层。
17、本实现方式中，晶体管(第一晶体管，第二晶体管，第三晶体管)的vt与晶体管的覆盖层的ewf及第二功函数层的厚度相关。得到3个或4个具有不同vt的晶体管，仅需在第三晶体管的覆盖层与第一功函数层之间设置厚度梯度为1的第二功函数层。
18、结合第二方面的第四种实现方式，至少一个晶体管还包括第四晶体管；第四晶体管中栅极还包括：设置在覆盖层与第一功函数层之间的第二功函数层；第四晶体管中第二功函数层的厚度大于或小于第本文档来自技高网...
【技术保护点】
1.一种晶体管，其特征在于，包括：沟道和设置在所述沟道上的栅极；
2.根据权利要求1所述的晶体管，其特征在于，所述栅极还包括：一层或多层第二功函数层，所述第二功函数层设置在所述覆盖层与所述第一功函数层之间。
3.根据权利要求1或2所述的晶体管，其特征在于，所述材料还包括碳原子，所述碳原子的比例小于或等于比例阈值。
4.根据权利要求1～3任一项所述的晶体管，其特征在于，所述覆盖层围成一个背向所述沟道的凹槽；
5.一种集成电路，其特征在于，包括：半导体衬底和集成在所述半导体衬底上的至少一个晶体管；
6.根据权利要求5所述的集成电路，其特征在于，所述至少一个晶体管包括第一晶体管和第二晶体管；
7.根据权利要求6所述的集成电路，其特征在于，所述第一晶体管包括N型晶体管，所述第二晶体管包括P型晶体管；
8.根据权利要求5～7任一项所述的集成电路，其特征在于，所述至少一个晶体管还包括第三晶体管；
9.根据权利要求8所述的集成电路，其特征在于，所述至少一个晶体管还包括第四晶体管；
10.
11.根据权利要求5～10任一项所述的集成电路，其特征在于，所述材料还包含碳原子，所述材料中所述碳原子的比例小于或等于比例阈值。
12.根据权利要求5～11任一项所述的集成电路，其特征在于，所述覆盖层围成一个背向所述沟道的凹槽；
13.一种晶体管的制备方法，其特征在于，包括：
14.根据权利要求13所述的制备方法，其特征在于，所述在所述覆盖层远离所述沟道一侧形成第一功函数层的步骤之前所述制备方法还包括：
15.根据权利要求13或14所述的制备方法，其特征在于，所述覆盖层围成一个背向所述沟道的凹槽；
16.一种集成电路的制备方法，其特征在于，包括通过如下步骤在半导体衬底层上制备至少一个晶体管：
17.根据权利要求16所述的制备方法，其特征在于，所述至少一个晶体管包括第一晶体管和第二晶体管；
18.根据权利要求16或17所述的制备方法，其特征在于，所述至少一个晶体管还包括第三晶体管；所述在所述覆盖层远离所述沟道一侧形成第一功函数层的步骤之前，所述制备方法还包括：
19.根据权利要求18所述的制备方法，其特征在于，所述去除所述第三晶体管中所述沟道表面的第二功函数层的步骤之后，所述形成第一功函数层的步骤之前，所述制备方法还包括：
20.一种电子设备，其特征在于，包括：PCB和权利要求5～12任一项所述的集成电路，所述PCB与所述集成电路电连接。
...【技术特征摘要】
1.一种晶体管，其特征在于，包括：沟道和设置在所述沟道上的栅极；
2.根据权利要求1所述的晶体管，其特征在于，所述栅极还包括：一层或多层第二功函数层，所述第二功函数层设置在所述覆盖层与所述第一功函数层之间。
3.根据权利要求1或2所述的晶体管，其特征在于，所述材料还包括碳原子，所述碳原子的比例小于或等于比例阈值。
4.根据权利要求1～3任一项所述的晶体管，其特征在于，所述覆盖层围成一个背向所述沟道的凹槽；
5.一种集成电路，其特征在于，包括：半导体衬底和集成在所述半导体衬底上的至少一个晶体管；
6.根据权利要求5所述的集成电路，其特征在于，所述至少一个晶体管包括第一晶体管和第二晶体管；
7.根据权利要求6所述的集成电路，其特征在于，所述第一晶体管包括n型晶体管，所述第二晶体管包括p型晶体管；
8.根据权利要求5～7任一项所述的集成电路，其特征在于，所述至少一个晶体管还包括第三晶体管；
9.根据权利要求8所述的集成电路，其特征在于，所述至少一个晶体管还包括第四晶体管；
10.根据权利要求8所述的集成电路，其特征在于，所述至少一个晶体管还包括第四晶体管；
11.根据权利要求5～10任一项所述的集成电路，其特征在于，所述材料还包含碳原子，所述材...
【专利技术属性】
技术研发人员：蒋伟，黄伟川，张珂豪，林军，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。