一种检测ＣＭＯＳ工艺硅栅随机缺陷的方法技术

本发明专利技术公开的检测ＣＭＯＳ工艺硅栅随机缺陷的方法，步骤包括：按４因素３水平正交表Ｌ９（３４）设计参数化晶体管梳状测试结构，检测硅栅为控制门极时晶体管源极与漏极之间的漏电缺陷；按５因素４水平正交表Ｌ１６（４５）设计参数化晶体管通孔链式测试结构，检测硅栅与上层金属互联时的断路缺陷；按５因素４水平正交表Ｌ１６（４５）设计参数化反相器蛇形测试结构，检测硅栅作为门极互联时的断路缺陷；用四端测试法测量上述各测试结构的电学参数，通过方差分析法分析显著影响硅栅随机缺陷的因素的水平组合。本发明专利技术测试结构的基本单元以紧密方式排列，能够有效利用测试结构面积，能模拟硅栅在实际电路中的缺陷，从而判断出对测试结构电学参数影响较显著的因素的水平组合。

【技术实现步骤摘要】

本专利技术涉及检测CMOS工艺硅栅随机缺陷的方法，属于集成电路制造领域。
技术介绍
在集成电路制造过程中，由于各种不确定原因导致芯片上的硅栅和设计预期的 硅栅出现差别，表现为硅栅中硅材料意外缺失或增加，在电学性能上表现为电阻异常增 加或减小。硅栅电阻的改变会影响芯片的性能和功能，影响芯片的成品率。 这些缺陷表现为随机的概率事件，称为随机缺陷。导致硅栅随机缺陷产生的 原因有机器磨损导致颗粒、Wafer表面留有污染物、多晶硅淀积时存在杂质、光刻时Photo Resist中存在污染物、刻蚀时出现过刻蚀、Contact位置及大小不合适、CMP戈U伤等。 制造工艺比较成熟后，这些缺陷表现为符合某种分布的随机概率事件。当缺陷 事件发生时，可能会影响芯片的器件或互联，使芯片表现出符合某种概率分布的成品率 问题。芯片的成品率由制造工艺的缺陷分布和芯片版图结构决定，制造工艺较高的缺陷 分布将导致更低的成品率，对缺陷较敏感的版图结构也会导致更低的成品率。 在亚100纳米工艺时代，由于特征尺寸进一步縮小，设计对颗粒的敏感程度加 大，使得随机缺陷导致的成品率缺失问题更加严重。SoC设计、Memory设计的硅栅密 度较大，更容易受到随机缺陷的影响。 在CMOS工艺中，多晶硅硅栅可以用作晶体管的控制门极、与上层金属互联 或与门极互联。作为晶体管控制门极时，硅栅的缺陷可能导致晶体管源、漏两极短路或 漏电增大；硅栅通过通孔与上层金属互联时，缺陷可能导致断路；硅栅与门极互联时， 缺陷可能导致短路或断路。
技术实现思路
本专利技术的目的是提供一种检测CMOS工艺硅栅随机缺陷的方法，为提高成品率 提供有意义的定量参考数据。本专利技术的检测CMOS工艺硅栅随机缺陷的方法，包括以下步骤 1)按4因素3水平正交表L9(34)设计参数化晶体管梳状测试结构，用四端测试法测量测试参数化晶体管梳状结构的电阻，检测硅栅为控制门极时晶体管源极与漏极之间的漏电缺陷； 2)按5因素4水平正交表!^16(45)设计参数化晶体管通孔链式测试结构，用四端测 试法测量参数化晶体管通孔链式测试结构的电阻，检测硅栅与上层金属互联时的断路缺 陷； 3)按5因素4水平正交表!^16(45)设计参数化反相器蛇形测试结构，用四端测试法测量参数化反相器蛇形测试结构的电阻，检测硅栅作为门极互联时的断路缺陷； 4)通过方差分析法分析上述各测试结构的电阻，确定显著影响硅栅随机缺陷的3因素的水平组合。 上述的参数化晶体管梳状测试结构由参数化晶体管构成100X 100密集阵列，阵 列中晶体管的源极并联，晶体管的漏极并联；参数化晶体管梳状测试结构的4因素分别 为硅栅顶端到有源区的距离、硅栅底部到有源区距离、硅栅长度和硅栅宽度。 上述的参数化晶体管通孔链式测试结构由参数化晶体管构成100X100密集阵 列，阵列中晶体管自上而下从左到右两两分组，各组内多晶硅栅极相连，各组间经硅栅 通孔与金属线连接；参数化晶体管通孔链式测试结构的5因素分别为硅栅长度、硅栅 通孔长度、硅栅通孔宽度、硅栅通孔偏移位置和硅栅大小形状。 上述的参数化反相器蛇形测试结构由参数化反相器构成100X 100密集阵列，将 阵列中晶体管按列分组，各组内晶体管栅极依次连接，各组间由多晶硅按蛇形连接；参 数化反相器蛇形测试结构的5因素分别为硅栅长度、硅栅通孔个数、P型晶体管硅栅宽 度、N型晶体管硅栅宽度和多晶硅亚元个数。 本专利技术通过设计参数化晶体管梳状测试结构检测硅栅为控制门极时晶体管源极 与漏极之间的漏电缺陷，设计参数化晶体管通孔链式测试结构检测硅栅与上层金属互联 的断路缺陷，设计参数化反相器蛇形测试结构检测硅栅作为门极互联时的断路缺陷，通 过四端测试法测量各测试结构的电学参数，通过方差分析法分析显著影响硅栅随机缺陷 的因素的水平组合。本方法可以检测出硅栅断路和短路的随机缺陷，可以分析测试结 构中那些因素的水平组合会对测试结构的电学参数起到显著的影响，可以辅助判断导致 缺陷的工艺工序，为集成电路生产有针对性地改进工艺、提高成品率提供定量的参考数 据。 本专利技术具有以下优点 1)测试结构的基本单元以紧密方式排列，能够有效利用测试结构面积。 2)可以检测出硅栅作为晶体管控制门极、与上层金属互联和与门极互联情况下的随机缺陷，能模拟出硅栅在实际电路中的缺陷； 3)通过对测试结构的电学参数的方差分析，可以判断出对测试结构电学参数影 响较显著的因素的水平组合。附图说明 图1是参数化晶体管的示意图； 图2是参数化反相器的示意图； 图3是参数化晶体管梳状测试结构的示意图； 图4是参数化晶体管通孔链式测试结构的示意图； 图5是参数化反相器蛇形测试结构的示意图； 图6是四端测试原理图，图中DUT代表测试结构。具体实施例方式以下结合附图对本专利技术作详细描述。 为使测试结构的硅栅周边情况与实际电路相近，本方法以CMOS工艺中的典型 元件晶体管和典型标准单元反相器为基础，设定可能会影响硅栅随机缺陷的版图参数为可变参数，构建测试结构阵列中的参数化晶体管和参数化反相器。 CMOS工艺晶体管具有较成熟的结构，本方法把影响硅栅制造随机缺陷的版图 结构参数化，参数化晶体管示意图如图l所示T为硅栅l顶端到有源区2的距离，B为 硅栅l底部到有源区2距离，L为硅栅长度，W为硅栅宽度，CH为硅栅通孔长度，CW 为硅栅通孔宽度，Off为硅栅通孔偏移(通孔中心线到硅栅底部中心线偏移量)，PS为硅 栅l底部(虚线框)大小。 选择标准单元库中驱动能力最小的反相器，将对硅栅制造随机缺陷有影响的版 图结构参数化，参数化反相器示意图如图2所示L为硅栅l长度、CNT为硅栅通孔个 数、PW为P型晶体管4硅栅宽度、NW为N型晶体管3硅栅宽度、PD为多晶硅亚元个数。 检测CMOS工艺硅栅随机缺陷的方法，包括以下步骤 1)按4因素3水平正交表L9(34)设计参数化晶体管梳状测试结构，检测硅栅为控 制门极时晶体管源极与漏极之间的漏电缺陷； 参数化晶体管梳状测试结构如图3所示，将参数化晶体管作为基本单元排成 100X 100的密集阵列，将阵列中所有晶体管的源极并联到金属探针脚PIK和探针脚PIN2 上，如图3粗实线所示；将所有漏极并联到金属探针脚PIN3和探针脚PIN4上，如图3虚 线所示。 参数化晶体管梳状测试结构的4因素分别为硅栅顶端到有源区的距离T、硅栅 底部到有源区距离B、硅栅长度L和硅栅宽度W。 对于图3所示测试结构，采用正交表L3的方式设计，即4因素3水平 设硅栅顶端到有源区的距离T的3水平为A ， 1.4 A ， 1.8入； 硅栅底部到有源区距离B的3水平为A ， 1.4 A ， 1.8入； 硅栅长度L的3水平为， A， 1.1入； 硅栅宽度W的3水平为A， 1.5 A ， 2入。 A代表设计规则中的最小线宽。 将各因素的水平分别代入正交表L9(34)，构造参数化晶体管梳状测试结构实验 表，如表1所示。5 表1参数化晶体管梳状测试结构实验表<table>table see original document page 6</column></row><table> 在表1对应的各晶体管梳状测试结构流片生本文档来自技高网...

【技术保护点】
一种检测ＣＭＯＳ工艺硅栅随机缺陷的方法，包括以下步骤：　　１）按４因素３水平正交表Ｌ↓［９］（３↑［４］）设计参数化晶体管梳状测试结构，用四端测试法测量测试参数化晶体管梳状结构的电阻，检测硅栅为控制门极时晶体管源极与漏极之间的漏电缺陷；２）按５因素４水平正交表Ｌ↓［１６］（４↑［５］）设计参数化晶体管通孔链式测试结构，用四端测试法测量参数化晶体管通孔链式测试结构的电阻，检测硅栅与上层金属互联时的断路缺陷；　　３）按５因素４水平正交表Ｌ↓［１６］（４↑［５］）设计参数化反相器蛇形测试结构，用四端测试法测量参数化反相器蛇形测试结构的电阻，检测硅栅作为门极互联时的断路缺陷；　　４）通过方差分析法分析上述各测试结构的电阻，确定显著影响硅栅随机缺陷的因素的水平组合。

【技术特征摘要】
一种检测CMOS工艺硅栅随机缺陷的方法，包括以下步骤1)按4因素3水平正交表L9(34)设计参数化晶体管梳状测试结构，用四端测试法测量测试参数化晶体管梳状结构的电阻，检测硅栅为控制门极时晶体管源极与漏极之间的漏电缺陷；2)按5因素4水平正交表L16(45)设计参数化晶体管通孔链式测试结构，用四端测试法测量参数化晶体管通孔链式测试结构的电阻，检测硅栅与上层金属互联时的断路缺陷；3)按5因素4水平正交表L16(45)设计参数化反相器蛇形测试结构，用四端测试法测量参数化反相器蛇形测试结构的电阻，检测硅栅作为门极互联时的断路缺陷；4)通过方差分析法分析上述各测试结构的电阻，确定显著影响硅栅随机缺陷的因素的水平组合。2. 根据权利要求l所述的检测CMOS工艺硅栅随机缺陷的方法，其特征在于参数 化晶体管梳状测试结构由参数化晶体管构成100X100密集阵列，阵列中晶体管的源极并 联，晶体管的漏极并联；...

【专利技术属性】
技术研发人员：罗小华，严晓浪，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86[]