【技术实现步骤摘要】
本专利技术涉及半导体，特别涉及一种半导体结构、半导体结构制作方法以及存储器的制作方法。
技术介绍
1、随着半导体技术的不断发展，动态随机存储器(dynamic random access memory，dram)作为一种新型的半导体存储器件，被越来越多地应用于计算机等设备的制造和使用之中。dram由许多重复的存储单元组成，每个存储单元通常包括电容器和晶体管：晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
2、随着动态随机存储器(dram)的器件尺寸越来越小，为了使电容器能存储更多电荷，电容器的深宽比变得越来越大。因此，存储器的电容制作过程中，由于电容结构高度较高，刻蚀至接触节点(landing pad)的难度较大，时常造成刻蚀不足，引起不良的短接，进而损失良率。为此，业界尝试采用两次光刻技术制作双层堆叠式电容结构。双层堆叠式电容结构制作工艺中，以中间氮化硅支撑层为界将电容结构分为上下两层结构，分别曝光、分别刻蚀，由于高度缩至一半，刻蚀工艺难度降低，有利于解决刻蚀不足的问题。但是，由于采用了两次光刻技术，刻蚀得到的上下两层结构的孔的尺寸相差较大，均匀性较差。
技术实现思路
1、本专利技术的目的在于提供一种半导体结构制作方法，以解决堆叠式电容结构中上下两个孔的尺寸相差较大的问题。
2、为解决上述技术问题，本专利技术提供一
3、提供衬底，所述衬底上形成有隔离层和接触节点；
4、依次形成第一支撑层和第一介质层，所述第一支撑层覆盖所述隔离层和所述接触节点；
5、形成第一孔，所述第一孔贯穿所述第一介质层和所述第一支撑层并暴露出所述接触节点；
6、在所述第一孔内填充牺牲层；
7、依次形成第二支撑层、第二介质层和第三支撑层，所述第二支撑层覆盖所述第一介质层和所述牺牲层；
8、形成第二孔，所述第二孔贯穿所述第三支撑层、第二介质层和第二支撑层并暴露出所述牺牲层，所述第二孔的尺寸小于所述第一孔的尺寸；
9、去除所述牺牲层；以及，
10、刻蚀所述第二孔和所述第一孔，以使所述第一孔与所述第二孔的尺寸相同。
11、可选的，在形成第一孔之前，还包括：
12、在所述第一介质层上形成图形化的第一掩膜层，所述图形化的第一掩膜层具有第一开口，所述第一开口与所述接触节点一一对应。
13、可选的，在形成第二孔之前，还包括：
14、在所述第三支撑层上形成图形化的第二掩膜层，所述图形化的第二掩膜层具有第二开口，所述第二开口与所述第一开口一一对应。
15、可选的，所述第二开口的顶部尺寸小于所述第一开口的顶部尺寸。
16、可选的，采用干法刻蚀工艺或者湿法刻蚀工艺一次性刻蚀所述第二孔和所述第一孔，以减小所述第一孔和所述第二孔的尺寸差异。
17、可选的，刻蚀所述第二孔和所述第一孔时，侧向刻蚀所述第一支撑层、第一介质层、第二支撑层、第二介质层和第三支撑层。
18、可选的，刻蚀所述第二孔和所述第一孔时，侧向刻蚀所述第一介质层和第二介质层，以使所述第一支撑层、第二支撑层和第三支撑层向所述第一孔和所述第二孔内凸出。
19、可选的，所述第一孔和所述第二孔均为垂直通孔。
20、可选的，所述牺牲层为碳基材料，采用灰化工艺去除所述牺牲层。
21、可选的，所述方法还包括：同时在所述第一孔和所述第二孔的内壁沉积导电材料，形成第一电极，在所述第一电极表面依次形成电介质层和第二电极，以形成电容结构。
22、基于同一专利技术构思，本专利技术还提供一种存储器的制作方法，包括：
23、采用上述所述的半导体结构制作方法形成第一孔和第二孔，在所述第一孔和所述第二孔内形成存储结构。
24、基于同一专利技术构思，本专利技术还提供一种半导体结构，包括：
25、衬底，以及位于所述衬底上的隔离层和存储节点接触结构，所述存储节点接触结构包括多个阵列分布于所述隔离层内的接触节点；
26、堆叠层，所述堆叠层位于所述隔离层上方，所述堆叠层包括依次层叠设置的第一支撑层、第一介质层、第二支撑层、第二介质层和第三支撑层；
27、多个接触孔，所述接触孔贯穿所述堆叠层，每个所述接触孔的底部暴露出一个所述接触节点；每个所述接触孔包括第一部分和第二部分，所述第一部分贯穿所述第一介质层，所述第二部分贯穿所述第二介质层，所述第一部分的尺寸与所述第二部分的尺寸相同。
28、可选的，所述接触孔贯穿所述第一支撑层、所述第二支撑层和所述第三支撑层的位置为第三部分，所述第三部分的尺寸与所述第一部分和所述第二部分的尺寸相同。
29、可选的，所述接触孔贯穿所述第一支撑层、所述第二支撑层和所述第三支撑层的位置为第三部分，所述第三部分的尺寸小于所述第一部分和所述第二部分的尺寸。
30、可选的，所述第三部分的尺寸大于所述接触节点的尺寸。
31、在本专利技术提供的一种半导体结构制作方法中，先形成第一孔，所述第一孔贯穿所述第一介质层和所述第一支撑层，所述第一孔位于所述接触节点上并暴露出所述接触节点，再形成第二孔，所述第二孔贯穿所述第三支撑层、第二介质层和第二支撑层，并暴露出所述牺牲层，所述第二孔的尺寸小于所述第一孔的尺寸，最后一次性刻蚀第一孔和第二孔，以控制第一孔和第二孔的内径一致，提高半导体结构中第一孔和第二孔的均匀性。
本文档来自技高网...【技术保护点】
1.一种半导体结构制作方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构制作方法，其特征在于，在形成第一孔之前，还包括：
3.根据权利要求2所述的半导体结构制作方法，其特征在于，在形成第二孔之前，还包括：
4.根据权利要求3所述的半导体结构制作方法，其特征在于，所述第二开口的顶部尺寸小于所述第一开口的顶部尺寸。
5.根据权利要求1所述的半导体结构制作方法，其特征在于，采用干法刻蚀工艺或者湿法刻蚀工艺一次性刻蚀所述第二孔和所述第一孔，以减小所述第一孔和所述第二孔的尺寸差异。
6.根据权利要求5所述的半导体结构制作方法，其特征在于，刻蚀所述第二孔和所述第一孔时，侧向刻蚀所述第一支撑层、第一介质层、第二支撑层、第二介质层和第三支撑层。
7.根据权利要求1所述的半导体结构制作方法，其特征在于，刻蚀所述第二孔和所述第一孔时，侧向刻蚀所述第一介质层和第二介质层，以使所述第一支撑层、第二支撑层和第三支撑层向所述第一孔和所述第二孔内凸出。
8.根据权利要求1所述的半导体结构制作方法，其特征在于，所述第一
9.根据权利要求1至8中任一项所述的半导体结构制作方法，其特征在于，所述牺牲层为碳基材料，采用灰化工艺去除所述牺牲层。
10.根据权利要求1至8中任一项所述的半导体结构制作方法，其特征在于，所述方法还包括：同时在所述第一孔和所述第二孔的内壁沉积导电材料，形成第一电极，在所述第一电极表面依次形成电介质层和第二电极，以形成电容结构。
11.一种存储器的制作方法，其特征在于，包括：
12.一种半导体结构，其特征在于，包括：
13.根据权利要求12所述的半导体结构，其特征在于，所述接触孔贯穿所述第一支撑层、所述第二支撑层和所述第三支撑层的位置为第三部分，所述第三部分的尺寸与所述第一部分和所述第二部分的尺寸相同。
14.根据权利要求12所述的半导体结构，其特征在于，所述接触孔贯穿所述第一支撑层、所述第二支撑层和所述第三支撑层的位置为第三部分，所述第三部分的尺寸小于所述第一部分和所述第二部分的尺寸。
15.根据权利要求13或14所述的半导体结构，其特征在于，所述第三部分的尺寸大于所述接触节点的尺寸。
...【技术特征摘要】
1.一种半导体结构制作方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构制作方法，其特征在于，在形成第一孔之前，还包括：
3.根据权利要求2所述的半导体结构制作方法，其特征在于，在形成第二孔之前，还包括：
4.根据权利要求3所述的半导体结构制作方法，其特征在于，所述第二开口的顶部尺寸小于所述第一开口的顶部尺寸。
5.根据权利要求1所述的半导体结构制作方法，其特征在于，采用干法刻蚀工艺或者湿法刻蚀工艺一次性刻蚀所述第二孔和所述第一孔，以减小所述第一孔和所述第二孔的尺寸差异。
6.根据权利要求5所述的半导体结构制作方法，其特征在于，刻蚀所述第二孔和所述第一孔时，侧向刻蚀所述第一支撑层、第一介质层、第二支撑层、第二介质层和第三支撑层。
7.根据权利要求1所述的半导体结构制作方法，其特征在于，刻蚀所述第二孔和所述第一孔时，侧向刻蚀所述第一介质层和第二介质层，以使所述第一支撑层、第二支撑层和第三支撑层向所述第一孔和所述第二孔内凸出。
8.根据权利要求1所述的半导体结构制作方法，其特征在于，所述第一孔和所述第...
【专利技术属性】
技术研发人员：曹凯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。