System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体结构及其形成方法技术_技高网

半导体结构及其形成方法技术

技术编号:41086641 阅读:9 留言:0更新日期:2024-04-25 13:48
本申请提供半导体结构及其形成方法,所述半导体结构包括:基底,所述基底包括碳化硅衬底以及位于所述碳化硅衬底表面的碳化硅外延层,所述碳化硅外延层表面形成有体掺杂层,所述体掺杂层表面形成有第一高掺杂层;位于所述第一高掺杂层中暴露所述体掺杂层表面的第一开口;位于所述第一开口暴露的部分体掺杂层中的第二高掺杂层;位于所述第一开口中以及所述第一高掺杂层表面电连接所述第一高掺杂层和第二高掺杂层的源极金属层。本申请提供一种半导体结构及其形成方法,可以提高源极金属层和第一高掺杂层的接触面积,从而减少源极金属层和第一高掺杂层之间的接触电阻,提高器件可靠性。

【技术实现步骤摘要】

本申请涉及半导体,尤其涉及一种半导体结构及其形成方法


技术介绍

1、具有沟槽栅极结构的碳化硅器件(s i c mosfet wi th trench gate)是一种区别于传统硅衬底和水平沟道的半导体器件。然而目前对于这种具有沟槽栅极结构的碳化硅器件的形成工艺仍然存在缺陷,导致器件性能和可靠性得不到保证。

2、因此,有必要提供更有效、更可靠的技术方案。


技术实现思路

1、本申请提供一种半导体结构及其形成方法,可以提高源极金属层和第一高掺杂层的接触面积,从而减少源极金属层和第一高掺杂层之间的接触电阻,提高器件可靠性。

2、本申请的一个方面提供一种半导体结构的形成方法,包括:提供基底,所述基底包括碳化硅衬底以及位于所述碳化硅衬底表面的碳化硅外延层,所述碳化硅外延层表面形成有体掺杂层,所述体掺杂层表面形成有第一高掺杂层;在所述第一高掺杂层中形成暴露所述体掺杂层表面的第一开口;在所述第一开口暴露的部分体掺杂层中形成第二高掺杂层;在所述第一开口中以及所述第一高掺杂层表面形成电连接所述第一高掺杂层和第二高掺杂层的源极金属层,所述源极金属层与所述第一高掺杂层的接触面积大于所述第一高掺杂层和第二高掺杂层的顶面面积。

3、在本申请的一些实施例中,所述半导体结构的形成方法还包括:在所述第一高掺杂层中形成若干第二开口。

4、在本申请的一些实施例中,所述第二开口与所述第一开口同步形成。

5、在本申请的一些实施例中,所述若干第二开口的总侧壁面积大于所述第一开口的侧壁面积。

6、在本申请的一些实施例中,所述碳化硅外延层中还形成有掩埋掺杂层,所述掩埋掺杂层位于所述第二高掺杂层下方且所述掩埋掺杂层的顶面与所述体掺杂层的底面平齐。

7、在本申请的一些实施例中,所述掩埋掺杂层的宽度与所述第二高掺杂层的宽度相同。

8、在本申请的一些实施例中,所述半导体结构的形成方法还包括:在所述第一开口两侧的第一高掺杂层、体掺杂层和碳化硅外延层中形成栅极沟槽;在所述栅极沟槽中形成顶面低于所述栅极沟槽顶面的沟槽栅极结构;在所述沟槽栅极结构顶面形成填满所述栅极沟槽的隔离层,所述隔离层绝缘隔离所述沟槽栅极结构和所述源极金属层。

9、本申请的另一个方面还提供一种半导体结构,包括:基底,所述基底包括碳化硅衬底以及位于所述碳化硅衬底表面的碳化硅外延层,所述碳化硅外延层表面形成有体掺杂层,所述体掺杂层表面形成有第一高掺杂层;位于所述第一高掺杂层中暴露所述体掺杂层表面的第一开口;位于所述第一开口暴露的部分体掺杂层中的第二高掺杂层;位于所述第一开口中以及所述第一高掺杂层表面电连接所述第一高掺杂层和第二高掺杂层的源极金属层,所述源极金属层与所述第一高掺杂层的接触面积大于所述第一高掺杂层和第二高掺杂层的顶面面积。

10、在本申请的一些实施例中,所述半导体结构还包括:位于所述第一高掺杂层中的若干第二开口。

11、在本申请的一些实施例中,所述若干第二开口的总侧壁面积大于所述第一开口的侧壁面积。

12、在本申请的一些实施例中,所述碳化硅外延层中还形成有掩埋掺杂层,所述掩埋掺杂层位于所述第二高掺杂层下方且所述掩埋掺杂层的顶面与所述体掺杂层的底面平齐。

13、在本申请的一些实施例中,所述掩埋掺杂层的宽度与所述第二高掺杂层的宽度相同。

14、在本申请的一些实施例中,所述半导体结构还包括:位于所述第一开口两侧的第一高掺杂层、体掺杂层和碳化硅外延层中的栅极沟槽;位于所述栅极沟槽中顶面低于所述栅极沟槽顶面的沟槽栅极结构;位于所述沟槽栅极结构顶面填满所述栅极沟槽的隔离层,所述隔离层绝缘隔离所述沟槽栅极结构和所述源极金属层。

15、本申请提供一种半导体结构及其形成方法,可以提高源极金属层和第一高掺杂层的接触面积,从而减少源极金属层和第一高掺杂层之间的接触电阻,提高器件可靠性。

本文档来自技高网...

【技术保护点】

1.一种半导体结构的形成方法,其特征在于,包括:

2.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:在所述第一高掺杂层中形成若干第二开口。

3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第二开口与所述第一开口同步形成。

4.如权利要求2所述的半导体结构的形成方法,其特征在于,所述若干第二开口的总侧壁面积大于所述第一开口的侧壁面积。

5.如权利要求1所述的半导体结构的形成方法,其特征在于,所述碳化硅外延层中还形成有掩埋掺杂层,所述掩埋掺杂层位于所述第二高掺杂层下方且所述掩埋掺杂层的顶面与所述体掺杂层的底面平齐。

6.如权利要求5所述的半导体结构的形成方法,其特征在于,所述掩埋掺杂层的宽度与所述第二高掺杂层的宽度相同。

7.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:

8.一种半导体结构,其特征在于,包括:

9.如权利要求8所述的半导体结构,其特征在于,还包括:位于所述第一高掺杂层中的若干第二开口。

10.如权利要求9所述的半导体结构,其特征在于,所述若干第二开口的总侧壁面积大于所述第一开口的侧壁面积。

11.如权利要求8所述的半导体结构,其特征在于,所述碳化硅外延层中还形成有掩埋掺杂层,所述掩埋掺杂层位于所述第二高掺杂层下方且所述掩埋掺杂层的顶面与所述体掺杂层的底面平齐。

12.如权利要求11所述的半导体结构,其特征在于,所述掩埋掺杂层的宽度与所述第二高掺杂层的宽度相同。

13.如权利要求8所述的半导体结构,其特征在于,还包括:位于所述第一开口两侧的第一高掺杂层、体掺杂层和碳化硅外延层中的栅极沟槽;位于所述栅极沟槽中顶面低于所述栅极沟槽顶面的沟槽栅极结构;位于所述沟槽栅极结构顶面填满所述栅极沟槽的隔离层,所述隔离层绝缘隔离所述沟槽栅极结构和所述源极金属层。

...

【技术特征摘要】

1.一种半导体结构的形成方法,其特征在于,包括:

2.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:在所述第一高掺杂层中形成若干第二开口。

3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第二开口与所述第一开口同步形成。

4.如权利要求2所述的半导体结构的形成方法,其特征在于,所述若干第二开口的总侧壁面积大于所述第一开口的侧壁面积。

5.如权利要求1所述的半导体结构的形成方法,其特征在于,所述碳化硅外延层中还形成有掩埋掺杂层,所述掩埋掺杂层位于所述第二高掺杂层下方且所述掩埋掺杂层的顶面与所述体掺杂层的底面平齐。

6.如权利要求5所述的半导体结构的形成方法,其特征在于,所述掩埋掺杂层的宽度与所述第二高掺杂层的宽度相同。

7.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:

8.一种半导体结构,其特征在于,...

【专利技术属性】
技术研发人员:刘静
申请(专利权)人:飞锃半导体上海有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1