本申请提供一种半导体器件及其制造方法，半导体器件包括：衬底，设置于衬底一侧的源极、漏极、栅极和沟道结构，沟道结构包括多个纳米片形成的叠层，栅极环绕纳米片。在本申请中，衬底可以包括依次层叠设置的第一衬底和第二衬底，其中，第一衬底为半导体材料，第二衬底为绝缘材料，也就是说，本申请的衬底为绝缘体上半导体衬底，这样可以优化GAAFET的性能。本申请提供的半导体器件包括隔离结构，隔离结构设置于沟道结构和第二衬底之间，在平行于衬底所在平面的方向，隔离结构延伸至源极和漏极，这样就在衬底、栅极、漏极以及源极之间形成有效隔离，利用该隔离结构抑制衬底寄生沟道漏电，从而在更短栅长下降低器件的关态漏电流，提高器件整体性能。
【技术实现步骤摘要】
本专利技术涉及半导体领域，特别涉及一种半导体器件及其制造方法。
技术介绍
1、随着半导体技术的发展，集成电路的特征尺寸持续微缩，传统三栅或双栅的鳍式场效应晶体管(fin field-effect transistor，finfet)在3纳米(nm)以下节点受到限制，由于纳米片环栅晶体管(nanosheet-gate all round fin field-effect transistor，nanosheet-gaafet)突破了3nm节点的限制，因此受到广泛关注和研究。
2、nanosheet-gaafet是一种具有环栅结构和水平纳米片(nanosheet，ns)作为导电沟道的新型器件。在栅极控制方面，环栅结构具有比finfet器件结构更好的栅控能力，可以有效抑制器件的短沟道效应，在电流驱动方面，nanosheet-gaafet具有“体反型”的反型载流子，而且有效栅宽的增加和垂直方向的纳米片堆叠设计也可显著增强器件的电流驱动性能。
3、当前nanosheet-gaafet根据衬底材料不同可以分为基于体硅衬底(bulk-si)的gaafet和基于绝缘体上硅(soi)的gaafet。基于绝缘体上硅的gaafet相较于基于体硅衬底的gaafet能够有效简化工艺制造流程，并抑制bulk-si漏电，因此具有很大的应用前景。
4、然而基于绝缘体上硅的gaafet依旧存在由于底部寄生沟道导致的漏电问题，降低基于绝缘体上硅的gaafet的器件性能。
技术实现思路
<
p>1、有鉴于此，本申请的目的在于提供一种半导体器件及其制造方法，能够抑制寄生沟道漏电，降低器件关态漏电流，提高器件整体性能。2、本申请提供了一种半导体器件，所述半导体器件包括：
3、衬底，所述衬底包括依次层叠设置的第一衬底和第二衬底，所述第一衬底为半导体材料，所述第二衬底为绝缘材料；
4、设置于所述衬底一侧的源极，漏极和沟道结构，所述沟道结构位于所述源极以及所述漏极之间，所述沟道结构包括多个纳米片形成的叠层；
5、隔离结构，所述隔离结构设置于所述沟道结构和所述第二衬底之间，在平行于所述衬底所在平面的方向，所述隔离结构延伸至所述源极和所述漏极；
6、栅极，所述栅极环绕所述纳米片。
7、作为一种可能的实现方式，在平行于所述衬底所在平面的方向，所述隔离结构的一侧和所述源极接触，所述隔离结构的另一侧和所述漏极接触。
8、作为一种可能的实现方式，所述衬底包括第三衬底，所述第三衬底位于所述第二衬底远离所述第一衬底的一侧，所述第三衬底和所述源极以及所述漏极不交叠，所述第三衬底的材料为半导体材料；
9、所述第三衬底被所述隔离结构覆盖，所述第三衬底和所述源极以及所述漏极利用所述隔离结构分隔。
10、作为一种可能的实现方式，所述衬底包括第三衬底，所述第三衬底位于所述第二衬底远离所述第一衬底的一侧，所述第三衬底和所述源极以及所述漏极不交叠，所述第三衬底的材料为半导体材料；所述隔离结构包括第一隔离结构和第二隔离结构；
11、所述第三衬底位于所述沟道结构和所述第二衬底之间，所述第三衬底和所述源极之间设置有第一隔离结构，所述第三衬底和所述漏极之间设置有第二隔离结构。
12、作为一种可能的实现方式，在平行于所述衬底所在平面的方向上，所述第一隔离结构和所述第二隔离结构包括靠近所述沟道结构的第一侧壁，所述第一侧壁和所述沟道结构的侧壁在垂直于所述衬底所在平面的方向上齐平。
13、作为一种可能的实现方式，所述隔离结构包括第一隔离部分和第二隔离部分，所述第一隔离部分位于所述第二隔离部分远离所述衬底的一侧；
14、在平行于所述衬底所在平面的方向上，所述第一隔离部分包括远离所述沟道结构的第二侧壁，所述第二隔离部分包括远离所述沟道结构的第三侧壁，所述第二侧壁和所述第三侧壁在垂直于所述衬底所在平面的方向上不齐平，所述第三侧壁设置于所述第二侧壁靠近所述源极或所述漏极的一侧。
15、作为一种可能的实现方式，所述隔离结构的材料为低k介质材料。
16、本申请提供了一种半导体器件的制造方法，所述方法包括：
17、提供衬底，在所述衬底的一侧形成多个由第一半导体层和第二半导体层交替层叠的叠层结构；所述衬底包括依次层叠设置的第一衬底、第二衬底和第三衬底，所述第一衬底和所述第三衬底为半导体材料，所述第二衬底为绝缘材料；
18、对所述叠层结构以及部分厚度的所述第三衬底进行刻蚀形成源极区域和漏极区域，所述源极区域和所述漏极区域之间为沟道区域；
19、刻蚀去除位于所述源极区域和所述漏极区域的所述第三衬底，在平行于所述衬底的平面上，沿着朝向所述沟道区域的方向刻蚀去除全部的第三衬底或部分的第三衬底，形成凹槽，所述凹槽全部分隔或部分分隔所述叠层结构和所述第二衬底；
20、在所述凹槽中填充绝缘材料，形成隔离结构；
21、在所述源极区域和所述漏极区域分别形成源极和漏极，所述隔离结构设置于所述叠层结构和所述第二衬底之间，在平行于所述衬底所在平面的方向，所述隔离结构延伸至所述源极和所述漏极；
22、将所述第一半导体层替换为栅极，所述栅极环绕所述第二半导体层，多个所述第二半导体层构成的叠层形成沟道结构。
23、作为一种可能的实现方式，所述刻蚀去除位于所述源极区域和所述漏极区域的所述第三衬底，在平行于所述衬底的平面上，沿着朝向所述沟道区域的方向刻蚀去除全部的第三衬底或部分的第三衬底，形成凹槽包括：
24、利用各向异性刻蚀工艺刻蚀去除位于所述源极区域和所述漏极区域的所述第三衬底；
25、在平行于所述衬底的平面上，利用各向同性刻蚀工艺沿着朝向所述沟道区域的方向刻蚀去除全部的第三衬底或部分的第三衬底，形成凹槽。
26、作为一种可能的实现方式，在刻蚀去除位于所述源极区域和所述漏极区域的所述第三衬底之前，所述方法还包括：
27、在平行于所述衬底所在平面的方向，刻蚀去除部分所述第一半导体层，形成向内凹陷；
28、在所述向内凹陷中形成保护侧墙，所述保护侧墙覆盖部分所述第三衬底；
29、所述利用各向异性刻蚀工艺刻蚀去除位于所述源极区域和所述漏极区域的所述第三衬底包括：
30、利用各向异性刻蚀工艺刻蚀去除位于所述源极区域和所述漏极区域中未被所述保护侧墙覆盖的所述第三衬底；
31、所述在所述凹槽中填充绝缘材料，形成隔离结构包括：
32、在所述凹槽中填充绝缘材料，并自对准刻蚀形成隔离结构，所述隔离结构包括第一隔离部分和第二隔离部分，所述第一隔离部分位于所述第二隔离部分远离所述衬底的一侧；
33、在平行于所述衬底所在平面的方向上，所述第一隔离部分包括远离所述沟道区域的第二侧壁，所述第二隔离部分包括远离所述沟道区域的第三侧壁，所述第二侧壁和所述第三侧壁在垂直于所述衬底所本文档来自技高网
...
【技术保护点】
1.一种半导体器件，其特征在于，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其特征在于，在平行于所述衬底所在平面的方向，所述隔离结构的一侧和所述源极接触，所述隔离结构的另一侧和所述漏极接触。
3.根据权利要求2所述的半导体器件，其特征在于，所述衬底包括第三衬底，所述第三衬底位于所述第二衬底远离所述第一衬底的一侧，所述第三衬底和所述源极以及所述漏极不交叠，所述第三衬底的材料为半导体材料；
4.根据权利要求1所述的半导体器件，其特征在于，所述衬底包括第三衬底，所述第三衬底位于所述第二衬底远离所述第一衬底的一侧，所述第三衬底和所述源极以及所述漏极不交叠，所述第三衬底的材料为半导体材料；所述隔离结构包括第一隔离结构和第二隔离结构；
5.根据权利要求4所述的半导体器件，其特征在于，在平行于所述衬底所在平面的方向上，所述第一隔离结构和所述第二隔离结构包括靠近所述沟道结构的第一侧壁，所述第一侧壁和所述沟道结构的侧壁在垂直于所述衬底所在平面的方向上齐平。
6.根据权利要求1-5任意一项所述的半导体器件，其特征在于，所述隔离结构包括第一隔离部分和第二隔离部分，所述第一隔离部分位于所述第二隔离部分远离所述衬底的一侧；
7.根据权利要求1-5任意一项所述的半导体器件，其特征在于，所述隔离结构的材料为低k介质材料。
8.一种半导体器件的制造方法，其特征在于，所述方法包括：
9.根据权利要求8所述的制造方法，其特征在于，所述刻蚀去除位于所述源极区域和所述漏极区域的所述第三衬底，在平行于所述衬底的平面上，沿着朝向所述沟道区域的方向刻蚀去除全部的第三衬底或部分的第三衬底，形成凹槽包括：
10.根据权利要求9所述的制造方法，其特征在于，在刻蚀去除位于所述源极区域和所述漏极区域的所述第三衬底之前，所述方法还包括：
...
【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其特征在于，在平行于所述衬底所在平面的方向，所述隔离结构的一侧和所述源极接触，所述隔离结构的另一侧和所述漏极接触。
3.根据权利要求2所述的半导体器件，其特征在于，所述衬底包括第三衬底，所述第三衬底位于所述第二衬底远离所述第一衬底的一侧，所述第三衬底和所述源极以及所述漏极不交叠，所述第三衬底的材料为半导体材料；
4.根据权利要求1所述的半导体器件，其特征在于，所述衬底包括第三衬底，所述第三衬底位于所述第二衬底远离所述第一衬底的一侧，所述第三衬底和所述源极以及所述漏极不交叠，所述第三衬底的材料为半导体材料；所述隔离结构包括第一隔离结构和第二隔离结构；
5.根据权利要求4所述的半导体器件，其特征在于，在平行于所述衬底所在平面的方向上，所述第一隔离结构和所述第二隔离结构包括...
【专利技术属性】
技术研发人员：殷华湘，曹磊，张青竹，姚佳欣，张亚东，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。