基于忆阻器的多位可变进制异步计数电路制造技术

本发明专利技术涉及一种基于忆阻器的多位可变进制异步计数电路。多位即计数的位数为Ｎ位，Ｎ为任意正整数，异步工作方式是指各个计数单元没有统一的计数信号，低位计数单元为高位计数单元提供计数信号，可变进制是指通过设定计数脉冲的参数，即周期Ｔ、占空比η与电流强度Ｉ，改变每一个计数脉冲对忆阻器阻抗的改变量，从而改变计数单元的量程。基于忆阻器的计数单元由忆阻器、计数脉冲输入端口、测试脉冲输入端口、测试脉冲输出端口、进位信号输出端口及复位端口构成。该计数电路利用忆阻器对电荷的记忆特性计数，可精确控制计数。

【技术实现步骤摘要】

本专利技术是一种基于忆阻器的多位可变进制异步计数电路的设计方案。
技术介绍
忆阻器是2008年由Hewlett Packard实验室的研究团队通过纳米技术实现的第 四种基本电路元件，其发现引发了电路学的巨大变革，其原理与应用涉及电路学，材料学， 物理化学，微电子学等多个交叉领域，是国际电路学研究的热点与前沿问题之一，围绕忆阻 器的应用电路研究也在不断展开。目前，在惠普实验室等研究机构的实验数据及结果的基础上建立忆阻器模型，在 计算机中利用模型准确的描述出忆阻器的电路特性，在此基础上设计基于忆阻器的应用电 路，为进一步的物理实验研究打好基础、搭建平台、提供方法，这是一个当前针对忆阻器主 流的研究方向。计数电路是一种被自动报警、时间程序自动控制、定时启闭电路等各种电子设备 广泛使用的电路，传统的计数电路主要包含石英晶体振荡器、分频器、计数器等数字逻辑电 路，通过计数脉冲驱动计数器工作。忆阻器在断电的情况下仍然能够记忆流经其上的电荷， 且记忆性体现在忆阻器阻抗的变化上，本身具有存储数据的能力，这一特性适合于设计计 数电路。本专利技术基于忆阻器的电荷记忆特性。对比于普通的线性电阻，忆阻器是一种能够 记忆流经其上电荷的特殊非线性电阻，记忆性体现在忆阻器自身的阻抗上。首先对忆阻器 的电荷记忆特性说明如下，附图1是惠普实验室给出的忆阻器可变电阻模型。如附图1所示，忆阻器的可变电阻模型由金属钼电极、掺杂区域及非掺杂区域三 部分组成。掺杂区域的成分是缺氧的二氧化钛，即Ti02_x，非掺杂区域的成分是二氧化钛，即 Ti02。两部分的总长度为D，其中掺杂区域长度为W，非掺杂区域的长度为D-W。如果两部分 都由非掺杂的TiO2组成，则总体的阻抗为Rqff，其值大约为IOKΩ ；反之，如果两部分都由掺 杂的Ti02_x组成，则总体的阻抗为Ron,其值大约为100 Ω。掺杂与非掺杂区域的阻抗分别与 其长度呈线性关系，而忆阻器可视为两个可变电阻的串联，故忆阻器总的阻抗为两个区域 阻抗的代数和，即WWM(W) = - RON + (1 - -)R0hF(1)其中，M(w)是忆阻器的阻抗，即忆阻值。惠普实验室通过实验验证，掺杂区域长度 w随时间的变化率与流经的电流瞬时值呈线性关系，具体的表达式如下=(2) at D其中i(t)为流经忆阻器的电流强度，μ v为平均离子迁移率，是二氧化钛这种材质 的固有属性，是一个常数。在忆阻器两端施加一定的偏置电压ν (t)，则依据基尔霍夫电路定律可知M(W) = -^(3)将等式(1) (2) (3)联合求解可得到忆阻器的阻抗表达式为M{w) = R0FIX\-^Lq(t))(4)其中q(t)为流经忆阻器的电荷。由等式(4)可知，忆阻器的阻抗是一个流经电荷 的单值线性函数，这就是忆阻器能够记忆流经其上电荷的电路学基础。特别需要说明的是， 当流经忆阻器的电流方向不同时，流经的电荷对忆阻器阻抗的改变趋势也不同。例如当正 向电流通过时，忆阻器阻抗递增，负向电流通过则忆阻器阻抗递减。本专利技术的主要功能是基于2008年研制成功的第四种基本电路元件忆阻器设计了 一种计数电路，该计数电路利用忆阻器对电荷的记忆特性计数，与传统的计数电路有着本 质的区别。其中，精确控制与识别忆阻器阻抗是该计数器的关键技术，也是忆阻器构成阻性 随机访问存储器存储单元的基础。
技术实现思路
本专利技术正是由于忆阻器具有电荷记忆特性，设计了一种基于忆阻器的计数器，通 过对忆阻器施加特定的周期性脉冲，精确控制并读取忆阻器阻抗实现计数功能。下面首先介绍计数单元的工作原理。第一，计数脉冲的设计。为了保证每一个计数脉冲通过忆阻器后忆阻器的阻抗都 能改变一个固定值ΔΜ，需要一种特殊的脉冲。由于物理上电荷是电流关于时间的积分，所 以理论上只要在一个特定的时间段内有一个固定电流强度的电流流过，则流经的电荷就是 固定的。基于这种思路，计数脉冲q(t)设计为具有一定周期T与占空比η，电流强度I恒定的恒流脉冲《⑴二 [+η' {τ) τ。忆阻器的阻抗变化范围在Mlw至Mhigh之间，每一次计数脉冲通过可以使忆阻器阻抗改变Δ Μ，则计数单元的计数范围N为N =。AM例如，对忆阻器施加电流强度为I = 10mA，周期为T = Is,占空比为η = 10%的 恒流脉冲，则每次流经忆阻器的电荷为p+η q{t) = J 1{τ) τ= J^1O-OWr(5)=0.00 IC假设忆阻器的阻抗变化范围在Mlw = 100 Ω至Mhigh = 10. IKΩ之间，即[100， 10. 1Κ]，每一次计数脉冲通过可以使忆阻器阻抗改变八M= 100 Ω，则计数单元的计数范围 N为N = Mhlgh_MhwAMr一 ι 10. Ix IO3-IOO=- (6)100 v J =1004第二，计数器的读取。每通过一个恒流脉冲，忆阻器的阻抗改变一个固定值ΔΜ，计 数器也将累加一次，例如由1变为2。忆阻器的阻抗与计数脉冲通过的个数有一一对应的 关系，所以忆阻器的阻抗就代表计数器的值。忆阻器阻抗的读取，也即是将计数器的值读取 并显示出来。采用正负交替的检测脉冲对来读取忆阻器阻抗。由于两个脉冲的方向是相反 的，在相同的脉冲幅度和持续时间下，正脉冲与负脉冲流经忆阻器后产生的电荷相等，所以 最终忆阻器在流经正负脉冲对之后的阻抗不发生变化。在施加正脉冲的瞬间读取忆阻器两 端的电压，根据欧姆定律可以得到忆阻器的阻抗。计数单元外围电路将读取的阻抗与预先 设定的阻抗值进行比较，并将结果显示出来。例如，检测脉冲的正脉冲幅度为I1 = IOmA,持续时间为T1 = 0. 01s，负脉冲幅度为 I2 = 10mA，持续时间为T2 = 0. 01s，负脉冲的方向与正脉冲相反。则正脉冲与负脉冲流经 忆阻器后产生的电荷均为q(I1) = q(I2)= (lIiCit(7)f.oi0.0 M=104C第三，计数单元的进位。当计数单元达到计数量程时，需要向更高位的计数单元进 位，同时自身清零，重新开始计数。该过程包含两个步骤，进位与清零。首先是进位脉冲的 设计，本计数单元的进位信号将作为下一个计数单元的计数信号，所以进位信号与计数信号相同，是具有一定周期T、占空比η与电流强度I的恒流脉冲 (0= _f+#/(rWr，具体参数与计数脉冲相同。其次是清零信号的设计，当对计数单元施加检测脉冲并得知该计数单元 满量程时，对该计数单元施加清零信号，使得忆阻器的阻抗恢复至初始值，清零脉冲的幅度为Imrt，持续时间为Tresrt，则清零脉冲流经忆阻器产生的电荷为I_dt。例如，清零脉冲的幅度为IMset = 1000mA,持续时间为Leset = 0. Is,则清零脉冲流 经忆阻器产生的电荷为O [IresJt= ^ldt(8)=0.1C=Nxq(t)以上介绍计数单元的工作原理，下面介绍多位异步可变进制计数电路的工作流程。在计数单元设计思路的基础上，设计一种多位异步可变进制计数电路。多位即计 数的位数不止一位，可以是N位，N为任意正整数。异步工作方式是指各个计数单元没有统 一的计数信号，低位计数单元为高位计数单元提供计数信号。可变进制是指通过设定计数 脉冲的参数，即周期T、占空比η与电流强度I，改变每一个计数脉冲对忆阻器阻抗的改变本文档来自技高网...

【技术保护点】
基于忆阻器的多位可变进制异步计数电路，其特征在于：计数的位数为Ｎ位，各个计数单元没有统一的计数信号，低位计数单元为高位计数单元提供计数信号，通过设定计数脉冲的参数，即周期Ｔ、占空比η与电流强度Ｉ，改变每一个计数脉冲对忆阻器阻抗的改变量，从而改变计数单元的量程。

【技术特征摘要】
基于忆阻器的多位可变进制异步计数电路，其特征在于计数的位数为N位，各个计数单元没有统一的计数信号，低位计数单元为高位计数单元提供计数信号，通过设定计数脉冲的参数，即周期T、占空比η与电流强度I，改变每一个计数脉冲对忆阻器阻抗的改变量，从而改变计数单元的量程。2.根据权利要求1所述的基于忆阻器的多位可变进制异步计数电路，其特征在于计 数单元的工作过程第一，计数脉冲的设计计数脉冲q(t)设计为具有一定周期T与占空比η，电流强度 —ηΤΙ(τ) τ ,忆阻器的阻抗变化范围在Mlw至Mhigh之间，每一次计数脉冲通过可以使忆阻器阻抗改变ΔΜ，则计数单元的计数范围N为N.AM第二，计数器的读取采用正负交替的检测脉冲对来读取忆阻器阻抗，在施加正脉冲的 瞬间读取忆阻器两端的电压，根据欧姆定律可以得到忆阻器的阻抗，计数单元外围电路将 读取的阻抗与预先设定的阻抗值进行比较，并...

【专利技术属性】
技术研发人员：徐辉，徐欣，聂洪山，孙兆林，刘海军，田晓波，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：43[中国|湖南]