一种动态逻辑门电路制造技术

本发明专利技术公开了一种可重构动态逻辑门电路，能够在多种逻辑功能之间进行动态转换，该电路包括：第一输入端，用于接收输入信号；第二输入端，用于接收对所述输入信号进行加权处理的加权系数，还用于接收势阱参数；第三输入端，用于接收控制指令；运算电路，分别与所述第一输入端、第二输入端及第三输入端相连，用于根据所述输入信号、加权系数、控制指令以及势阱参数，获得所述动态逻辑门电路的逻辑运算结果；输出端，与所述运算电路相连，用于输出所述逻辑运算结果。本发明专利技术实现了在多种逻辑之间进行快速转换的动态逻辑门电路的技术，本发明专利技术技术方案具有较高的逻辑转换速度，而且逻辑结果丰富多样。

【技术实现步骤摘要】

本专利技术涉及集成电路
，尤其是涉及一种基于双势阱的动态逻辑门电路。
技术介绍
在下一代计算机芯片设计方面研究的一个重要方向就是使计算设备具有可重构 的动态逻辑体系结构的研究。现有的可重构的动态逻辑体系结构都是基于传统的可编程逻 辑门阵列(FPGA)技术的，FPGA技术是对集成电路芯片上的静态的连线进行重新连接来实 现不同的功能，其单个的逻辑门并不是可重构的。而传统的逻辑门电路一般是由单选择的 开关电路组合而成，门电路只能预先设置好，不能进行动态的转换。现有技术也有用双选择 开关电路组成的二元逻辑门电路，实现了在“与门，，和“或门，，之间的转换。混沌系统可以通过利用嵌入到非线性动力系统中丰富的模式，来执行逻辑计算功 能，即基于动力学系统的可重构逻辑门使用固定的电路结构，在不改变电路结构的情况下， 通过改变电路参数，使动力学系统元件在不同的逻辑门之间进行转换，从而实现不同的运 算功能，比如实现基本的逻辑门。但是现有的实现可重构的动态逻辑门的方法都是基于动力学系统的(也即是通 过微分或差分方程表示的数学模型，比较复杂)，不能很好地满足逻辑运算速度以及逻辑结 果多样性的要求。
技术实现思路
本专利技术所要解决的技术问题在于需要提供一种可重构动态逻辑门电路，能够在多 种逻辑功能之间进行动态转换。为了解决上述技术问题，本专利技术提供了一种可重构动态逻辑门电路，包括第一输 入端、第二输入端、第三输入端、运算电路以及输出端，其中所述第一输入端，用于接收输入信号；所述第二输入端，用于接收对所述输入信号进行加权处理的加权系数，还用于接 收势阱参数；所述第三输入端，用于接收控制指令；所述运算电路，分别与所述第一输入端、第二输入端及第三输入端相连，用于根据 所述输入信号、加权系数、控制指令以及势阱参数，获得所述动态逻辑门电路的逻辑运算结 果；所述输出端，与所述运算电路相连，用于输出所述逻辑运算结果。较佳地，所述运 算电路根据下式获得所述逻辑运算结果权利要求一种可重构动态逻辑门电路，包括第一输入端、第二输入端、第三输入端、运算电路以及输出端，其中所述第一输入端，用于接收输入信号；所述第二输入端，用于接收对所述输入信号进行加权处理的加权系数，还用于接收势阱参数；所述第三输入端，用于接收控制指令；所述运算电路，分别与所述第一输入端、第二输入端及第三输入端相连，用于根据所述输入信号、加权系数、控制指令以及势阱参数，获得所述动态逻辑门电路的逻辑运算结果；所述输出端，与所述运算电路相连，用于输出所述逻辑运算结果。2.如权利要求1所述的逻辑门电路，其特征在于，所述运算电路根据下式获得所述逻 辑运算结果y = YjCiIi 4艮据|y-kj|与β"的大小关系，输出不同的逻辑值； /=0其中Ii为第i个输入信号，M为整数且KM; Ci为输入信号Ii的加权系数； y是对输入信号进行线形加权后，所得到的加权结果； kj为所述控制指令；β !,j为所述势阱参数，用于决定所述势阱的位置和间隔，1为正整数且1 < 1 < L。3.如权利要求2所述的逻辑门电路，其特征在于当 L 为偶数时，如果爲严丨」<\y-k ^Kfi2pj = 1,2，...,,则 Ioutj = 0，否则 I。utj = 1 ；V丄)当L为奇数时，如果Ap-U <\y-K\< Apj ^ = ι，2,.·或者 βL,j.< Iy-kjI，则i。utJ =0，否则I。utj = 1 ；其中，Ioutj为第j个输出信号，j为正整数且1彡j彡N。4.如权利要求2所述的逻辑门电路，其特征在于在一个控制指令、两个势阱参数(即第一势阱参数和第二势阱参数)且一个输出信号 时，根据下式获得所述逻辑运算结果y = YjCiIi，根据|y-k|与β2的大小关系，输出不同的逻辑值；所述为第一势 /=0阱参数，所述β 2为第二势阱参数。5.如权利要求1所述的逻辑门电路，其特征在于改变所述第三输入端接收的所述控制指令，动态转换所述逻辑门电路的逻辑功能。6.如权利要求1所述的逻辑门电路，其特征在于改变所述第二输入端接收的所述势阱参数，动态转换所述逻辑门电路的逻辑功能。7.如权利要求1至6中任一项所述的逻辑门电路，其特征在于，该逻辑门电路进一步包括存储器，与所述第二输入端相连，用于存储所述加权系数、势阱参数的值。8.如权利要求1所述的逻辑门电路，其特征在于，所述运算电路包括第一电源、第二电源、第三电源、第四电源、第一放大器、第二放大 器、第三放大器、第四放大器、第五放大器、第一电阻、第二电阻、第三电阻、第四电阻、第五 电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第 十三电阻、第一二极管、第二二极管、第三二极管、第四二极管、第一肖特基二极管、第二肖 特基二极管、反相器以及OR门，其中所述第一放大器的同相输入端经所述第四电阻，接入第一输入信号； 所述第一放大器的同相输入端经所述第三电阻，接入第二输入信号； 所述第一放大器的反相输入端经所述第一电阻，接入所述控制指令； 所述第一放大器的同相输入端，还经所述第二电阻接地；所述第一放大器的反相输入端经所述第五电阻后，与所述第一放大器的输出端连接； 所述第一放大器的输出端经所述第六电阻，连接所述第二放大器的反相输入端，并经 所述第八电阻连接所述第三放大器的同相输入端； 所述第一电源及第二电源均为直流电源；所述第二放大器的同相输入端经所述第七电阻，连接所述第一电源的负极； 所述第三放大器的反相输入端经所述第九电阻，连接所述第二电源的正极； 所述第一电源的正极及所述第二电源的负极接地； 所述第二放大器的输出端连接所述第一二极管的正极； 所述第三放大器的输出端连接所述第二二极管的正极；所述第一二极管的负极连接所述第二二极管的负极后，连接所述第一肖特基二极管的 负极；所述第一肖特基二极管的正极接地，负极连接所述OR门的一个输入端； 所述第一放大器的输出端经所述第十电阻，连接所述第四放大器的反相输入端，并经 所述第十二电阻连接所述第五放大器的同相输入端； 所述第三电源及第四电源均为直流电源；所述第四放大器的同相输入端经所述第十一电阻，连接所述第三电源的负极； 所述第五放大器的反相输入端经所述第十三电阻，连接所述第四电源的正极； 所述第三电源的正极及所述第四电源的负极接地； 所述第四放大器的输出端连接所述第三二极管的正极； 所述第五放大器的输出端连接所述第四二极管的正极；所述第三二极管的负极连接所述第四二极管的负极后，连接所述第二肖特基二极管的 负极；所述第二肖特基二极管的正极接地，负极连接所述反相器的输入端； 所述反相器的输出端连接所述OR门的另外一个输入端； 所述OR门的输出端为所述逻辑门电路的输出端，输出一个输出信号。9.如权利要求8所述的逻辑门电路，其特征在于，所述逻辑门电路进一步包括 所述第五电阻的阻值与所述第四电阻的阻值的比值，等于第一加权系数，所述第五电 阻的阻值与所述第三电阻的阻值的比值，等于第二加权系数，所述第一电源及第二电源的 电压值等于所述势阱第二参数的值，所述第三电源及第四电源的电压值等于所述势阱第一 参数的值；所述第二电阻的阻值等于所述第三电阻的阻值，所述第四电阻的阻值、第五电本文档来自技高网...

【技术保护点】
一种可重构动态逻辑门电路，包括第一输入端、第二输入端、第三输入端、运算电路以及输出端，其中：所述第一输入端，用于接收输入信号；所述第二输入端，用于接收对所述输入信号进行加权处理的加权系数，还用于接收势阱参数；所述第三输入端，用于接收控制指令；所述运算电路，分别与所述第一输入端、第二输入端及第三输入端相连，用于根据所述输入信号、加权系数、控制指令以及势阱参数，获得所述动态逻辑门电路的逻辑运算结果；所述输出端，与所述运算电路相连，用于输出所述逻辑运算结果。

【技术特征摘要】

【专利技术属性】
技术研发人员：彭海朋，李丽香，胡岗，杨义先，
申请(专利权)人：北京邮电大学，
类型：发明
国别省市：11[中国|北京]