System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种铁电半导体器件的制备方法及铁电半导体器件技术_技高网

一种铁电半导体器件的制备方法及铁电半导体器件技术

技术编号:40991706 阅读:11 留言:0更新日期:2024-04-18 21:33
本发明专利技术公开了一种铁电半导体器件的制备方法及铁电半导体器件,涉及3D NAND闪存技术领域,用于提供一种数据存储可靠性高的存储器件。包括以下步骤:提供基底。在基底上交替沉积多层栅极材料层和多层支撑层,形成第一叠层结构。在第一叠层结构中形成通道孔结构,并在通道孔结构中填充多晶硅材料,得到第二叠层结构。在第二叠层结构的两侧形成对称的第一台阶结构和第二台阶结构。沿第一台阶结构至第二台阶结构的方向,在第二叠层结构中形成贯穿第二叠层结构的裂缝结构,得到第三叠层结构。去除第三叠层结构中的支撑层,并在第三叠层结构中的栅极材料层的外周依次形成铁电层以及栅界面层,其中,铁电层为氧化铪材料层,栅界面层为氮氧化物材料层。

【技术实现步骤摘要】

本专利技术涉及3d nand闪存,尤其涉及一种铁电半导体器件的制备方法及铁电半导体器件


技术介绍

1、随着全球数字经济的快速发展,数据量呈指数级增长,使得存储器市场不断扩大,这对于存储数据的设备要求越来越高。以nand闪存半导体晶体管作为存储媒介的固态硬盘,具有低时延、大容量以及防震抗摔等突出优点,已经成为智能时代的主流存储器。

2、随着3d nand闪存的存储器应用范围越来越广,3d nand闪存单元存储的比特数量越来越多,单元尺寸越来越小,栅极堆叠层数越来越多,闪存存储器的数据可靠性面临着巨大的挑战,成为限制闪存存储密度的一个关键因素。


技术实现思路

1、本专利技术的目的在于提供一种铁电半导体器件的制备方法及铁电半导体器件,用于提供一种数据存储可靠性高的存储器件。

2、为了实现上述目的,本专利技术提供了一种铁电半导体器件的制备方法,包括以下步骤:提供基底。

3、在所述基底上交替沉积多层栅极材料层和多层支撑层,形成第一叠层结构。

4、沿所述第一叠层结构的层叠方向,在所述第一叠层结构中形成通道孔结构,并在所述通道孔结构中形成多晶硅材料,得到第二叠层结构。

5、在所述第二叠层结构的两侧形成对称的第一台阶结构和第二台阶结构。

6、沿所述第一台阶结构至所述第二台阶结构的方向,在所述第二叠层结构中形成贯穿所述第二叠层结构的裂缝结构,得到第三叠层结构。

7、去除所述第三叠层结构中的支撑层,并在所述第三叠层结构中的栅极材料层的外周依次形成铁电层以及栅界面层,其中,所述铁电层为氧化铪材料层,所述栅界面层为氮氧化物材料层。

8、在采用上述技术方案的情况下,本专利技术在基底上交替沉积多层栅极材料层和多层支撑层,形成第一叠层结构,沿所述第一叠层结构的层叠方向,在所述第一叠层结构中形成通道孔结构,并在所述通道孔结构中形成多晶硅,得到第二叠层结构。在所述第二叠层结构的两侧形成对称的第一台阶结构和第二台阶结构。沿所述第一台阶结构至所述第二台阶结构的方向,在所述第二叠层结构中形成贯穿所述第二叠层结构的裂缝结构,得到第三叠层结构。去除所述第三叠层结构中的支撑层,并在所述第三叠层结构中的栅极材料层的外周依次形成铁电层以及栅界面层,其中,所述铁电层为氧化铪材料层,所述栅界面层为氮氧化物材料层,以得到铁电半导体器件。应理解,对于栅界面层,可以通过降低其电场,来增强数据存储的可靠性。当栅界面层为氮氧化物材料层时,增大了栅界面层的电介电常数,减小了栅界面层的压降,进而减小了栅界面层的电场,提高了栅界面层的质量,增强了铁电半导体器件的栅界面层的稳定性和可靠性,从而提高了铁电半导体器件的存储可靠性。

9、所述铁电层为氧化铪材料层,基于此,可以通过施加栅压调控铁电极化进而控制铁电半导体器件的开关状态,在此工作过程中几乎没有能量损失,进而保证了铁电半导体器件的数据存储的可靠性。

10、进一步的,所述铁电半导体器件的制备方法还包括:

11、在所述栅界面层的外周形成金属栅,其中,所述金属栅将所述第三叠层结构中相邻两层栅界面层之间的间隙填满,得到第四叠层结构,所述第四叠层结构的两侧具有对称的第三台阶结构和第四台阶结构。其中,所述第三台阶结构的形状和所述第一台阶结构的形状相同,所述第四台阶结构的形状和所述第二台阶结构的形状相同。

12、进一步的,所述铁电半导体器件的制备方法还包括:

13、在所述第四叠层结构上形成电极结构,所述电极结构与所述通道孔结构中形成的多晶硅电连接、所述第三台阶结构中的金属栅或所述第四台阶结构中的金属栅电连接。

14、进一步的,所述金属栅的材质包括tin、tan、pt、al、w和多晶硅中的一者。

15、进一步的,所述去除所述第三叠层结构中的支撑层,并在所述第三叠层结构中的栅极材料层的外周依次形成铁电层以及栅界面层包括:

16、去除所述第三叠层结构中的支撑层;

17、在所述第三叠层结构中的栅极材料层的外周形成铁电层,

18、在所述铁电层的外周形成氧化物材料层;

19、对所述氧化物材料层进行氮化处理,得到所述栅界面层。

20、进一步的,在所述第三叠层结构中的栅极材料层的外周形成铁电层包括:利用物理气相沉积法或化学气相沉积法在所述第三叠层结构中的栅极材料层的外周形成铁电层。

21、进一步的,对所述氧化物材料层进行氮化处理,得到所述栅界面层包括:

22、利用去耦合等离子体氮化工艺和氮化后退火工艺对所述氧化物材料层进行氮化处理,得到所述栅界面层。

23、进一步的,所述铁电层包括hfzro层、hfalo层、hfsio层、hfgdo层、hfsro层和hfsco层中的一者。

24、进一步的,所述栅界面层为sion层或alon层。

25、第二方面,本专利技术还提供了一种铁电半导体器件,由第一方面所述的铁电半导体器件的制备方法制备。

26、本专利技术中第二方面及其各种实现方式中的有益效果,可以参考第一方面及其各种实现方式中的有益效果分析,此处不再赘述。

本文档来自技高网...

【技术保护点】

1.一种铁电半导体器件的制备方法,其特征在于,所述铁电半导体器件的制备方法包括以下步骤:

2.根据权利要求1所述的铁电半导体器件的制备方法,其特征在于,所述铁电半导体器件的制备方法还包括:

3.根据权利要求2所述的铁电半导体器件的制备方法,其特征在于,所述铁电半导体器件的制备方法还包括:

4.根据权利要求2所述的铁电半导体器件的制备方法,其特征在于,所述金属栅的材质包括TiN、TaN、Pt、Al、W和多晶硅中的一者。

5.根据权利要求1所述的铁电半导体器件的制备方法,其特征在于,所述去除所述第三叠层结构中的支撑层,并在所述第三叠层结构中的栅极材料层的外周依次形成铁电层以及栅界面层包括:

6.根据权利要求5所述的铁电半导体器件的制备方法,其特征在于,在所述第三叠层结构中的栅极材料层的外周形成铁电层包括:利用物理气相沉积法或化学气相沉积法在所述第三叠层结构中的栅极材料层的外周形成铁电层。

7.根据权利要求5所述的铁电半导体器件的制备方法,其特征在于,对所述氧化物材料层进行氮化处理,得到所述栅界面层包括:

<p>8.根据权利要求1-7任一项所述的铁电半导体器件的制备方法,其特征在于,所述铁电层包括HfZrO层、HfAlO层、HfSiO层、HfGdO层、HfSrO层和HfScO层中的一者。

9.根据权利要求1-7任一项所述的铁电半导体器件的制备方法,其特征在于,所述栅界面层为SiON层或AlON层。

10.一种铁电半导体器件,其特征在于,由权利要求1-9任一项所述的铁电半导体器件的制备方法制备。

...

【技术特征摘要】

1.一种铁电半导体器件的制备方法,其特征在于,所述铁电半导体器件的制备方法包括以下步骤:

2.根据权利要求1所述的铁电半导体器件的制备方法,其特征在于,所述铁电半导体器件的制备方法还包括:

3.根据权利要求2所述的铁电半导体器件的制备方法,其特征在于,所述铁电半导体器件的制备方法还包括:

4.根据权利要求2所述的铁电半导体器件的制备方法,其特征在于,所述金属栅的材质包括tin、tan、pt、al、w和多晶硅中的一者。

5.根据权利要求1所述的铁电半导体器件的制备方法,其特征在于,所述去除所述第三叠层结构中的支撑层,并在所述第三叠层结构中的栅极材料层的外周依次形成铁电层以及栅界面层包括:

6.根据权利要求5所述的铁电半导体器件的制备方法,其...

【专利技术属性】
技术研发人员:范文博王晓磊田凤彬可效毓柴俊帅徐昊王文武
申请(专利权)人:中国科学院微电子研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1