【技术实现步骤摘要】
本专利技术涉及半导体制造领域，且具体涉及一种沟槽电容器及其形成方法。
技术介绍
1、终端产品朝向高效能、低成本、低功耗、小面积的方向发展，单系统中电容元件的用量不断增加，反向推动电容器朝小型化、超薄化、大容量等方向发展，同时应用端对电容器的稳定性、高频率性等提出了更高要求。相比多层陶瓷电容mlcc存在高频性能损耗、恶劣工况可靠性差等问题。硅基电容器具有更高稳定性，更高可靠性，更高的自谐振频率，更低的esr和esl，更低的插损和更灵活的封装方式等特点，是未来高端电容器件的首选。为了减小电容器的尺寸，可以通过增加电容器的电容密度的方法实现，所述电容密度是指电容器在单位投影面积上的电容。
2、硅基电容通常采用深沟槽（deep trench）结构、或者采用高k介电材料、或者采用更薄的介电层来实现高的电容密度。然而，材料k值的持续提升受物理极限约束，介电层的厚度则需要在电容密度和耐压之间权衡。因此，在缩小芯片面积，降低芯片厚度的背景下，进一步提升电容器有效面积是未来电容器发展的方向。
3、在深沟槽电容结构中，沟槽侧壁可用来附着导电层或介电层，从而增大电容器的有效面积。然而，当沟槽被完全填充后，沟槽侧壁仅作为电容器的支撑体，而对电容容值并无贡献，因此，若将沟槽侧壁区域改为电容结构，可进一步增大电容密度。
技术实现思路
1、本专利技术提出了一种沟槽电容器及其形成方法。
2、一种沟槽电容器，所述沟槽电容器为双沟槽电容器，其具有半导体衬底、形成在半导体衬底表面的第
3、所述第一沟槽与第二沟槽深度相同。
4、一种沟槽电容器的形成方法，所述方法包括：
5、1）提供半导体衬底；
6、2）在半导体衬底表面形成阻挡层；
7、3）在半导体衬底表面形成第一沟槽，所述第一沟槽位于阻挡层两侧；
8、4）在第一沟槽内、阻挡层上和半导体衬底表面形成第一阻挡层，并在第一阻挡层上交替堆叠导电层和介电层n次，形成第一堆叠结构；在此过程中，控制半导体衬底表面上一层结构高于阻挡层、上二层结构低于阻挡层；
9、5）在第一堆叠结构上形成研磨缓冲层，执行化学机械研磨工艺，并停止在阻挡层；
10、6）执行多晶硅回蚀工艺，并在第一堆叠结构和阻挡层上形成隔绝层；
11、7）去除第二沟槽区域的隔绝层和阻挡层，在半导衬底表面形成第二沟槽；
12、8）在第二沟槽底部和隔绝层上交替堆叠介电层和导电层m次，形成第二堆叠结构；在此过程中，控制第二沟槽内的导电层和介电层与第一沟槽内的导电层和介电层连续交替；
13、9）图案化导电层，暴露出导电接触区域；
14、10）形成侧墙和金属硅化物；
15、11）形成层间介质层和接触插塞。
16、所述第一堆叠结构关闭第一沟槽；所述第二堆叠结构关闭第二沟槽。
17、本专利技术的技术优势：设计第一深沟槽内和第二深沟槽内的导电层和介电层交替连续，极大提升了空间利用率，电容密度可以增大至原来的2至3倍，适配了电容器大容量的发展方向。
本文档来自技高网...【技术保护点】
1.一种沟槽电容器，所述沟槽电容器为双沟槽电容器，其具有半导体衬底、形成在半导体衬底表面的第一沟槽、形成在半导体衬底表面的第二沟槽、交替堆叠在第一沟槽内的导电层和介电层、交替堆叠在第二沟槽内的介电层和导电层；其特征在于，所述第一沟槽与第二沟槽交错，所述第二沟槽以相邻第一沟槽内的第一层结构为侧壁，所述第一沟槽内导电层和介电层与第二沟槽内的导电层和介电层交替连续。
2.根据权利要求1所述的一种沟槽电容器，其特征在于，所述第一沟槽与第二沟槽深度相同。
3.一种沟槽电容器的形成方法，其特征在于，
4.根据权利要求3所述的一种沟槽电容器的形成方法，其特征在于，所述第一堆叠结构关闭第一沟槽；所述第二堆叠结构关闭第二沟槽。
【技术特征摘要】
1.一种沟槽电容器，所述沟槽电容器为双沟槽电容器，其具有半导体衬底、形成在半导体衬底表面的第一沟槽、形成在半导体衬底表面的第二沟槽、交替堆叠在第一沟槽内的导电层和介电层、交替堆叠在第二沟槽内的介电层和导电层；其特征在于，所述第一沟槽与第二沟槽交错，所述第二沟槽以相邻第一沟槽内的第一层结构为侧壁，所述第一沟槽内导电层和介电层与...
【专利技术属性】
技术研发人员：聂祥龙，
申请(专利权)人：芯铭半导体杭州有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。