管理仿真系统的高性能模拟表示技术方案

技术编号：40960128 阅读：19 留言：0更新日期：2024-04-18 20:38

本申请案涉及管理仿真系统的高性能模拟表示。处理装置接收一或多个输入以用于使用仿真编译器对集成电路进行设计检验。处理装置确定用于处理所述一或多个输入的编译器的类型。响应于确定所述编译器类型是模拟编译器，所述处理装置根据所述一或多个输入来修改所述模拟编译器，以形成经修改的模拟编译器以匹配与所述仿真编译器相关联的一或多个仿真语义。所述处理装置使用所述经修改的模拟编译器来执行设计检验。

全部详细技术资料下载

【技术实现步骤摘要】

本公开大体上涉及一种电子设计自动化系统，且更特定来说，涉及管理用于验证电路设计的仿真系统的高性能模拟表示。

技术介绍

1、设计检验是集成电路的设计规划流程的一部分。设计检验可使用模拟或基于硬件的仿真来执行。基于硬件的仿真可用于检验大型电路设计配置及复杂的用例，而用基于模拟的设计检验通常是不可能的。基于硬件的仿真工作流程以早期设计提出期间的常见及基本的设计缺陷、寄存器传送级(rtl)问题及连接性问题开始。在项目执行的此阶段期间，快速周转时间成为关键要求。

技术实现思路

1、在一个实施例中，处理装置接收一或多个输入以用于使用仿真编译器对集成电路进行设计检验。处理装置确定用于处理所述一或多个输入的编译器的类型。响应于确定所述编译器类型是模拟编译器，所述处理装置根据所述一或多个输入来修改所述模拟编译器，以形成经修改的模拟编译器以匹配与所述仿真编译器相关联的一或多个仿真语义。所述处理装置使用所述经修改的模拟编译器来执行设计检验。

2、在一个实施例中，处理装置通过以下操作根据所述一或多个输入来修改所述模拟编译器：从一或多个输入识别rtl语句；针对一或多个时钟生成事件及一或多个非时钟生成事件解析所述rtl语句；处理所述一或多个时钟生成事件；及忽略所述一或多个非时钟生成事件。

3、在一个实施例中，处理装置通过以下操作根据所述一或多个输入来修改所述模拟编译器：基于所述一或多个输入确定调试特征被启用；及响应于基于所述一或多个输入确定所述调试特征未被启用，禁用所述模拟编译器中的所述调试特征。

4、在一个实施例中，处理装置通过以下操作根据所述一或多个输入来修改所述模拟编译器：使用所述一或多个输入执行一或多个变换以将4态逻辑状态转换为2态逻辑状态，以匹配与所述仿真编译器相关联的一或多个仿真语义。

5、在一个实施例中，执行所述一或多个变换以将所述4态逻辑状态转换为所述2态逻辑状态包含解析来自所述一或多个输入的rtl语句；响应于解析所述rtl语句，识别所述rtl语句中的未经初始化寄存器。所述处理装置从所述一或多个输入识别初始值，其中所述初始值由用户指定。所述处理装置将所述未经初始化寄存器指派给所述初始值。

6、在一个实施例中，执行所述一或多个变换以将所述4态逻辑状态转换为所述2态逻辑状态包含：确定所述集成电路是多驱动器电路。所述处理装置解析来自所述一或多个输入的rtl语句。响应于解析所述rtl语句，所述处理装置识别所述rtl语句中的z逻辑状态的值。所述处理装置将所述z逻辑状态的所述值指派给所述集成电路的导线的一或多个值。

7、在一个实施例中，执行所述一或多个变换以将所述4态逻辑状态转换为所述2态逻辑状态包含：解析来自所述一或多个输入的rtl语句。响应于解析所述rtl语句，所述处理装置识别所述rtl语句中的未经初始化寄存器。所述处理装置从所述一或多个输入识别初始值，其中所述初始值由用户指定。所述处理装置将所述未经初始化寄存器指派给所述初始值。

8、在一个实施例中，所述处理装置通过以下操作根据所述一或多个输入来修改所述模拟编译器：识别预加载的文件输入且执行永久编程操作，以将所述预加载的文件输入的一或多个值存储到与所述模拟编译器相关联的基于多维阵列的软件模型中。

9、在一个实施例中，所述处理装置通过从所述一或多个输入移除与仿真编译器相关联的快速时钟源而根据所述一或多个输入来修改所述模拟编译器。

10、在一个实施例中，所述处理装置通过执行黑盒移除而根据所述一或多个输入来修改所述模拟编译器。

本文档来自技高网...

【技术保护点】

1.一种方法，其包括：

2.根据权利要求1所述的方法，其中根据所述一或多个输入来修改所述模拟编译器包括：

3.根据权利要求1所述的方法，其中根据所述一或多个输入来修改所述模拟编译器包括：

4.根据权利要求1所述的方法，其中根据所述一或多个输入来修改所述模拟编译器包括：

5.根据权利要求4所述的方法，其中执行所述一或多个变换以将所述4态逻辑状态转换为所述2态逻辑状态包括：

6.根据权利要求4所述的方法，其中执行所述一或多个变换以将所述4态逻辑状态转换为所述2态逻辑状态包括：

7.根据权利要求4所述的方法，其中执行所述一或多个变换以将所述4态逻辑状态转换为所述2态逻辑状态包括：

8.根据权利要求1所述的方法，其中根据所述一或多个输入来修改所述模拟编译器包括：

9.根据权利要求1所述的方法，其中根据所述一或多个输入来修改所述模拟编译器包括：

10.一种系统，其包括：

11.根据权利要求10所述的系统，其中根据所述一或多个输入来修改所述模拟编译器包括：

13.根据权利要求10所述的系统，其中根据所述一或多个输入来修改所述模拟编译器包括：

14.根据权利要求13所述的系统，其中执行所述一或多个变换以将所述4态逻辑状态转换为所述2态逻辑状态包括：

15.根据权利要求13所述的系统，其中执行所述一或多个变换以将所述4态逻辑状态转换为所述2态逻辑状态包括：

16.一种存储指令的非暂时性计算机可读存储介质，所述指令在由处理器执行时，引起所述处理器：

17.根据权利要求16所述的非暂时性计算机可读存储介质，其中根据所述一或多个输入来修改所述模拟编译器以将所述4态逻辑状态转换为所述2态逻辑状态进一步包括：

18.根据权利要求16所述的非暂时性计算机可读存储介质，其中根据所述一或多个输入来修改所述模拟编译器以将所述4态逻辑状态转换为所述2态逻辑状态进一步包括：

19.根据权利要求16所述的非暂时性计算机可读存储介质，其中根据所述一或多个输入来修改所述模拟编译器以将所述4态逻辑状态转换为所述2态逻辑状态进一步包括：

20.根据权利要求16所述的非暂时性计算机可读存储介质，其中根据所述一或多个输入来修改所述模拟编译器以将所述4态逻辑状态转换为所述2态逻辑状态进一步包括：

...

【技术特征摘要】