判断系统及方法技术方案

判断系统及方法。该系统利用一共用加法器电路，执行一水平最小指令及一误差绝对值总和指令中的一个，并包括多个加法器、一加总电路、一比较电路以及一路径选择电路。路径选择电路根据所执行的指令，将多个数字码传送至加法器中。在执行水平最小指令时，这些加法器会被分类成许多加法器对。每一加法器对提供一进位输出及一传递输出。每一加法器对具有一高加法器以及一低加法器。高加法器比较这些数字码的一数字码对的高部分。低加法器比较这些数字码的该数字码对的低部分。根据这些进位输出及这些传递输出，找出最小的数字码。

【技术实现步骤摘要】

本专利技术涉及一种微处理器指令，特别涉及一种用以从一数字码集合(setof digital values)中，判断出最小码的系统及方法，其中最小的数字码作为一水平最小值 (horizontal minimum)。
技术介绍
目前的微处理器(microprocessor)经常被用来执行媒体指令(Media Instruction)，用以增加多媒体应用的效率。举例而言，微处理器架构可能包含一个或多个 媒体指令，用以从一数字码集合中辨识出一水平最小值，以及该水平最小值在一总线(bus) 或一寄存器(register)的相对应位置(location)。一具体的例子就是英特尔(intel) 的 SSE4 程序参考手册(SSE4 programming reference manual)里的 PHMINP0SUW 指令。 PHMINP0SUW指令由8个无正负号字(unsigned words, 128bits)中，找出最小字及最小字的 相对应位置，其中最小字具有16个位(bit)。某些已知的微处理器在执行PHMINP0SUW指 令时，需要较多的处理程序或是较多时钟周期。举例而言，为了辨识出多个字对里的最小字 对，则需要使用4个16位的大小比较器(magnitudecomparators)，才能在一第一周期内， 将搜寻范围由8个字降低至4个字，再将所找到的4个字反馈(feed back)至2个比较器， 用以在一第二周期内，搜寻范围由4个字降低至2个字，最后再将寻找结果反馈给1个比较 器，用以在一第三(即最后)周期内，找出2个字里的最小字。在一已知的做法中，通过增 加16位比较器的数量以达到在单一周期内执行指令的功能。以7个16位比较器为例，在 单一周期内，先利用4个比较器进行第一次的比较，用以将搜寻的范围由8字降低至4字， 然后再利用2个比较器，将搜寻的范围由4字降低至2字，最后再利用1比较器，从2字中 找出最小者。然而，每一 16位比较器会占用微处理器较大的空间，因而增加成本并降低处 理效能。
技术实现思路
本专利技术的目的在于，不增加电路的情况下，又可在单一周期从数字码集合中找出 最小数字码及其相对应位置。本专利技术提供一种判断系统，用以从至少二个二进制码中，找出一最小二进制码。在 一实施例中，判断系统包括，一第一加法器、一第二加法器以及一比较电路。第一加法器加 总多个第一位以及多个第二位，用以提供一第一进位输出及一第一传递输出。这些第一位 为一第一二进制码的高位。这些第二位反相于一第二二进制码的高位。第二加法器加总 多个第三位以及多个第四位，用以提供一第二进位输出。这些第三位为第一二进制码的低 位。这些第四位反相于第二二进制码的低位。比较电路根据第一及第二进位输出及第一 传递输出，判断是否第一二进制码大于第二二进制码。第一及第二二进制码均无正负号 (unsigned) 0第一及第二加法器执行无正负号二进制加法。该第一传递输出代表该第一加 法器是否接收到一进入输入(carry input)。本专利技术还提供一种判断系统，用以快速地由多个数字码中，找出一水平最小值。本 专利技术的判断系统包括，多个差异电路、一路径选择电路以及一比较电路。每一差异电路比较 两数字码。路径选择电路将这些数字码中的每一个指定给至少一差异电路，用以将每一数 字码与其它数字码作比较。每一差异电路可能包括一高加法器以及一低加法器。高加法器 比较一第一数字码的高部分及一第二数字码的高部分，用以提供一第一进位输出以及一传 递输出。低加法器比较该第一数字码的低部分及该第二数字码的低部分，用以提供一第二 进位输出。比较电路比较这些第一及第二进位输出以及比较这些传递输出，用以得知这些 数字码中的一最小数字码。每一传递输出表示这些差异电路中的一个的高加法器是否接收一进位输入。该比 较电路包括一解码电路。解码电路解码比较位，用以提供多个最小位。每一最小位表示相 对应的数字码是否为最小数字码。一位置电路告知该最小数字码的存储器位置。判断系统 可能被整合在一微处理器芯片中，用以执行一快速的水平最小指令。本专利技术提供一种判断方法，用以找出多个数字码中的一最小数字码。在一可能实 施例中，判断方法包括下列步骤，比较一第一数字码的高位以及一第二数字码的高位，用以 提供一第一进位输出以及一传递输出；比较该第一数字码的低位以及该第二数字码的低 位，用以提供一第二进位输出；以及根据第一及第二进位输出以及该传递输出，判断出该第 一或第二数字码为一较小码。本专利技术的判断方法可能包括，将这些数字码的每一个传送至 多个加法器对的至少一加法器对中，用以将每一数字码与其它数字码相比较，以得知一最 小数字码。本专利技术的判断方法还包括，解码比较位。本专利技术的判断方法还包括，得知最小数 字码在一存储器中的位置。本专利技术提供一种系统，利用一共用加法器电路，执行一水平最小指令及一误差绝 对值总和指令中的一个。在一实施例中，该系统包括，多个加法器、一加总电路、一比较电路 以及一路径选择电路。输入运算元包括多个数字码。对误差绝对值总和指令而言，这些数 字码包括一第一数字码集和以及一第二数字码集合。对水平最小指令而言，这些数字码包 括多个数字码对。每一数字码对具有一高数字码以及一低数字码。每一加法器将一第一数 字码与一第二数字码作比较，用以提供一误差绝对值以及一进位输出。加总电路加总这些 误差绝对值，用以提供多个误差绝对值加总值。这些加法器构成多个加法器对，并提供一传 递输出。比较电路结合这些进位输出及这些传递输出，用以找出这些数字码对的一最小数 字码对。在执行该水平最小指令时，路径选择电路将这些数字码对的每一数字码对传送至 这些加法器对的至少一加法器对，用以将每一数字码对与其它数字码对相比较。在执行该 误差绝对值总和指令时，路径选择电路将该第一及第二数字码集合传送至这些加法器对， 用以得知该第一数字码集合的每一数字码与该第二数字码集合的每一数字码之间的误差 绝对值，该第二数字码集合具有连续的数字码。本专利技术还提供一种方法，利用一共用加法器电路，执行一水平最小指令以及一误 差绝对值总和指令中的一个。在一实施例中，本专利技术所提供的方法包括接收多个数字码。 在执行误差绝对值总和指令时，这些数字码包括一第一数字码集合以及一第二数字码集 合。在执行水平最小指令时，这些数字码包括一高数字码以及一低数字码。本专利技术所提供 的方法还包括，提供多个加法器。每一加法器将一第一数字码与一第二数字码相比较，用以 提供一误差绝对值以及一进位输出。本专利技术所提供的方法还包括，加总这些误差绝对值，用以提供多个误差绝对值总和值；将这些加法器分类成多个加法器对，并提供一传递输出； 结合这些进位输出及这些传递输出，用以得知这些数字码对的一最小数字码对；以及在执 行该水平最小指令时，将这些数字码对的每一数字码对传送至这些加法器对的至少一加法 器对，用以将每一数字码对与其它数字码对相比较，在执行该误差绝对值总和指令时，将该 第一及第二数字码集合传送至这些加法器对，用以得知第一数字码集合的每一数字码与该 第二数字码集合的每一连续数字码之间的误差绝对值。附图说明图1显示微处理器100的一实施例。图2为比较电路的一实施例。图3为本专利技术的路径选择电路的一实施例。图4为本发本文档来自技高网...

【技术保护点】
一种判断系统，用以从至少二个二进制码中，找出一最小二进制码，该判断系统包括：一第一加法器，加总多个第一位以及多个第二位，用以提供一第一进位输出及一第一传递输出，其中这些第一位为一第一二进制码的高位，这些第二位反相于一第二二进制码的高位；一第二加法器，加总多个第三位以及多个第四位，用以提供一第二进位输出，其中这些第三位为该第一二进制码的低位，这些第四位反相于该第二二进制码的低位；以及一比较电路，根据该第一进位输出及第二进位输出及该第一传递输出，判断是否该第一二进制码大于该第二二进制码。

【技术特征摘要】
US 2009-10-26 12/605,753;US 2009-10-26 12/605,702一种判断系统，用以从至少二个二进制码中，找出一最小二进制码，该判断系统包括一第一加法器，加总多个第一位以及多个第二位，用以提供一第一进位输出及一第一传递输出，其中这些第一位为一第一二进制码的高位，这些第二位反相于一第二二进制码的高位；一第二加法器，加总多个第三位以及多个第四位，用以提供一第二进位输出，其中这些第三位为该第一二进制码的低位，这些第四位反相于该第二二进制码的低位；以及一比较电路，根据该第一进位输出及第二进位输出及该第一传递输出，判断是否该第一二进制码大于该第二二进制码。2.如权利要求1所述的判断系统，其中该第一二进制码及第二二进制码均无正负号。3.如权利要求1所述的判断系统，其中该第一加法器及第二加法器执行无正负号二进 制加法。4.如权利要求1所述的判断系统，其中该第一二进制码及第二二进制码分别为一第一 无正负号二进制字以及一第二无正负号二进制字，该第一加法器比较该第一无正负号二进 制字及第二无正负号二进制字的高字节，该第二加法器比较该第一无正负号二进制字及第 二无正负号二进制字的低字节。5.如权利要求1所述的判断系统，其中该第一传递输出代表该第一加法器是否接收到 一进入输入。6.如权利要求1所述的判断系统，其中将这些第一位与这些第二位一对一地作或运 算，再将或运算后的结果作与运算，根据或运算结果及与运算结果，便可决定该第一传递输 出ο7.如权利要求1所述的判断系统，其中该比较电路包括一或门，具有一第一输入端、一第二输入端以及一第一输出端，该第一输入端接收该第 一进位输出，该输出端的电平表示是否该第一二进制码大于该第二二进制码；以及一与门，具有一第三输入端、一第四输入端以及一第二输出端，该第三输入端接收该第 一传递输出，该第四输入端接收该第二进位输出，该第二输出端耦接该第二输入端。8.一种判断系统，用以快速地由多个数字码中，找出一水平最小值，该判断系统，包括多个差异电路，每一差异电路比较一第一数字码以及一第二数字码，其中每一差异电 路包括一高加法器，用以比较该第一数字码的高部分及该第二数字码的高部分，用以提供一 第一进位输出以及一传递输出；以及一低加法器，用以比较该第一数字码的低部分及该第二数字码的低部分，用以提供一 第二进位输出；以及一比较电路，用以比较这些第一进位输出及第二进位输出以及比较这些传递输出，用 以得知这些数字码中的一最小数字码；以及一路径选择电路，将这些数字码中的每一个指定给这些加法器对的至少一个，用以将 每一数字码与其它数字码作比较。9.如权利要求8所述的判断系统，其中该比较电路包括一第一比较电路，比较每一差异电路的该第一进位输出、该第二进位输出以及该传递 输出，用以提供多个比较位；以及一第二比较电路，根据这些比较位，得知这些数字码中的该最小数字码。10.如权利要求9所述的判断系统，其中每一差异电路的该第一比较电路包括一与门 以及一或门，该与门将该传递输出与该第二进入输出作比较，用以产生一第一位，该或门将 该第一位与该第一进位输出作比较，用以提供这些比较位中的一个。11.如权利要求9所述的判断系统，其中该第二比较电路解码这些比较位，用以提供多 个最小位，这些最小位的每一个表示这些数字码的每一数字码是否为最小值。12.如权利要求8所述的判断系统，其中这些数字码包括无正负号二进制字，这些数字 码的每一数字码的高部分具有一高字节，这些数字码的每一数字码的低部分具有一相对应 数字码的一低字节。13.如权利要求8所述的判断系统，其中每一差异电路的该高加法器及该低加法器执 行无正负号二进制加法。14.如权利要求8所述的判断系统，其中每一传递输出代表这些差异电路中的一个的 高加法器是否接收一进位输入。15.如权利要求8所述的判断系统，其中这些数字码存储于一存储器中，该判断系统还 包括一位置电路，用以确定这些数字码的该最小数字码的存储器位置。16.如权利要求8所述的判断系统，还包括一存储器，存储这些数字码，其中该第二比较电路包括一解码电路，用以对这些比较位 进行解码，用以提供多个最小位；一选择电路，利用这些最小位，从存储于该存储器的这些数字码中，选择一个作为该最 小数字码；一位置电路，根据这些最小位，提供一位置值，该位置值表示该最小数字码在该存储器 的位置。17.一种判断方法，用以找出多个数字码中的一最小数字码，该判断方法包括下列步骤比较一第一数字码的高位以及一第二数字码的高位，用以提供一第一进位输出以及一 传递输出；比较该第一数字码的低位以及该第二数字码的低位，用以提供一第二进位输出；以及根据第一及第二进位输出以及该传递输出，判断出该第一数字码或第二数字码为一较 小码。18.如权利要求17所述的判断方法，还包括利用多个加法器对的每一加法器对，比较该第一数字码的高位以及该第二数字码的高 位、比较该第一数字码的低位以及该第二数字码的低位以及判断该第一数字码或第二数字 码为该较小码；将这些数字码的每一数字码，传送至这些加法器对的至少一加法器对，用以将每一数 字码与其它数字码作比较；以及根据比较后的结果，得知这些数字码的该最小数字码。19.如权利要求18所述的判断方法，其中通过结合多个进位输出及多个传递输出，产生多个比较位，通过解码这些比较位，便可判断出这些数字码中的该最小数字码。20.如权利要求18所述的判断方法，还包括确定存储于一存储器中的这些数字码中的该最小数字码在该存储器的位置。21.一种系统，利用一共用加法器电路，执行一水平最小指令及一误差绝对值总和指令 中的一个，该系统包括多个数字码，对该误差绝对值总和指令而言，这些数字码包括一第一数字码集合以及 一第二数字码集合，对该水平最小指令而言，这些数字码包括多个数字码对，每一数字码对 具有一高数字码以及一低数字码；多个加法器，每一加法器将一第一数字码与一第二数字码作比较，用以提供一误差绝 对值，一进位输出以及一传递输出；一加总电路，加总这些误差绝对值，用以提供多个误差绝对值加总值； 一比较电路...

【专利技术属性】
技术研发人员：罗沙尔L史托兹，雷蒙A贝特伦，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]