System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 阵列基板、电子阅读器及阵列基板的制作方法技术_技高网

阵列基板、电子阅读器及阵列基板的制作方法技术

技术编号:40908791 阅读:11 留言:0更新日期:2024-04-18 14:38
一种阵列基板、电子阅读器及阵列基板的制作方法,阵列基板用于电子阅读器,阵列基板包括基板和依次层叠在基板上的驱动电路层、钝化层、平坦层和像素电极层;其中,平坦层在第一位置具有第一厚度,在其他位置具有第二厚度,第一厚度大于第二厚度,以使像素电极层与驱动电路层在第一位置产生的寄生电容相比于其他位置减小。本方案通过在第一位置设置具有第一厚度的平坦层,在其他位置设置具有第二厚度的平坦层,第一厚度大于第二厚度,减小了第一位置的寄生电容,同时使得基板的应力较小,不易发生翘曲影响电子阅读器的整体性能和显示效果。

【技术实现步骤摘要】

本申请涉及电子阅读器,具体涉及一种阵列基板、电子阅读器及阵列基板的制作方法


技术介绍

1、随着科技进步和城市化的发展,电子阅读器凭借轻薄,轻便,低功耗,护眼等特点,逐步取代纸张,甚至部分液晶显示器。实现了高效无纸无电化,是未来众多领域实现智能化的趋势。

2、随着对电子阅读器品质要求的提升,如高温(50℃以上)使用,高分辨率,彩色显示,大尺寸以及高效生产等,也对tft背板技术提出了更高需求。像素电极与其他金属层的金属走线之间会产生较大的寄生电容,从而影响电子阅读器的整体性能和显示效果。


技术实现思路

1、本申请的目的是提供一种阵列基板、电子阅读器及阵列基板的制作方法,解决寄生电容较大影响电子阅读器的整体性能和显示效果的问题。

2、为实现本申请的目的,本申请提供了如下的技术方案:

3、第一方面,本专利技术提供一种阵列基板,用于电子阅读器,包括:基板;驱动电路层,设置在所述基板上;钝化层,层叠在所述驱动电路层上;平坦层,层叠在所述钝化层上;像素电极层,层叠在所述平坦层上;其中,所述平坦层在所述第一位置具有第一厚度,在其他位置具有第二厚度,所述第一厚度大于所述第二厚度,以使所述像素电极层与所述驱动电路层在所述第一位置产生的寄生电容相比于其他位置减小。

4、一种实施方式中,所述驱动电路层包括第一金属层、绝缘层、半导体层和第二金属层,所述第一金属层、所述绝缘层、所述半导体层和所述第二金属层依次层叠在所述基板上;在所述第一位置,所述第一金属层包括间隔的第一走线和第二走线,所述半导体层包括第一结构,所述第二金属层包括第三走线,所述第一走线、所述第一结构和所述第三走线在垂直于所述基板的方向上重叠,所述像素电极层在所述第一位置覆盖所述平坦层。

5、一种实施方式中,所述第一金属层还包括在第二位置的第四走线,在所述第二位置,所述半导体层还包括第二结构,所述第二金属层还包括间隔设置的第五走线和第六走线,所述第五走线和所述第六走线各有一部分层叠在所述第二结构的两端,各另一部分层叠在所述绝缘层上,所述第四走线和所述第二结构在垂直于所述基板的方向上重叠,在所述第五走线和所述第六走线相对的方向上,所述第二结构伸出所述第四走线第一距离,所述第一距离为1.0μm-4.0μm,所述第四走线与所述第五走线和所述第六走线在垂直于所述基板的方向上不重叠。

6、一种实施方式中,所述半导体层还包括第一掺杂体和第二掺杂体,所述第一掺杂体与所述第二掺杂体层叠在所述第二结构上并分别位于所述第二结构的两端,所述第五走线一部分层叠在所述第一掺杂体上,所述第六走线一部分层叠在所述第二掺杂体上;所述第一掺杂体朝向所述第二掺杂体伸出所述第五走线第二距离,所述第二掺杂体朝向所述第一掺杂体伸出所述第六走线第三距离,所述第二距离和所述第三距离均为0.4μm-0.8μm。

7、一种实施方式中,所述平坦层在第三位置开设有第一孔,所述第三位置与所述第一位置间隔设置,所述像素电极层覆盖所述第一孔的内壁并覆盖至所述钝化层,在所述第三位置,所述第一金属层还包括的第一极板,所述第二金属层还包括第二极板,所述第一极板和所述第二极板在垂直于所述基板的方向上重叠。

8、一种实施方式中,所述绝缘层在第四位置开设有第二孔,所述平坦层在所述第四位置开设有第三孔,所述钝化层在所述第四位置开设有第四孔,所述第二孔、所述第三孔和所述第四孔连通;在所述第四位置,所述第一金属层还包括第三极板,所述第二金属层还包括第四极板,所述第四极板覆盖所述第二孔的内壁并与所述第三极板连接,所述像素电极层覆盖所述第三孔和所述第四孔的内壁并与所述第四极板连接。

9、一种实施方式中,所述像素电极层包括第三金属层和导电层,所述第三金属层和所述导电层依次层叠在所述平坦层上,所述导电层的覆盖面积大于所述第三金属层的覆盖面积。

10、第二方面,本专利技术还提供一种电子阅读器,所述电子阅读器包括第一方面各种实施方式中任一项所述的阵列基板。

11、第三方面,本专利技术还提供一种阵列基板的制作方法,所述制作方法包括:在基板上形成驱动电路层;在所述驱动电路层上形成钝化层;在所述钝化层上形成平坦层;在所述平坦层上形成像素电极层;其中,所述平坦层在第一位置具有第一厚度,在其他位置具有第二厚度,所述第一厚度大于所述第二厚度,以使所述像素电极层与所述驱动电路层在所述第一位置产生的寄生电容相比于其他位置减小。

12、一种实施方式中,所述制作方法还包括:在所述阵列基板的第四位置对所述平坦层开设第三孔;透过所述第三孔在所述钝化层上开设第四孔;将所述像素电极层覆盖在所述第三孔和所述第四孔的内壁并与所述驱动电路层连接。

13、通过设置平坦层在第一位置设置具有第一厚度,在其他位置具有第二厚度,第一厚度大于第二厚度,使得像素电极层与驱动电路层在第一位置的距离大于其他位置的距离,进而减小了像素电极层和驱动电路层在第一位置的寄生电容,能够提升电子阅读器的整体性能和显示效果。

本文档来自技高网...

【技术保护点】

1.一种阵列基板,用于电子阅读器,其特征在于,包括:

2.根据权利要求1所述的阵列基板,其特征在于,所述驱动电路层包括第一金属层、绝缘层、半导体层和第二金属层,所述第一金属层、所述绝缘层、所述半导体层和所述第二金属层依次层叠在所述基板上;在所述第一位置,所述第一金属层包括间隔的第一走线和第二走线,所述半导体层包括第一结构,所述第二金属层包括第三走线,所述第一走线、所述第一结构和所述第三走线在垂直于所述基板的方向上重叠,所述像素电极层在所述第一位置覆盖所述平坦层。

3.根据权利要求2所述的阵列基板,其特征在于,所述第一金属层还包括在第二位置的第四走线,在所述第二位置,所述半导体层还包括第二结构,所述第二金属层还包括间隔设置的第五走线和第六走线,所述第五走线和所述第六走线各有一部分层叠在所述第二结构的两端,各另一部分层叠在所述绝缘层上,所述第四走线和所述第二结构在垂直于所述基板的方向上重叠,在所述第五走线和所述第六走线相对的方向上,所述第二结构伸出所述第四走线第一距离,所述第一距离为1.0μm-4.0μm,所述第四走线与所述第五走线和所述第六走线在垂直于所述基板的方向上不重叠。

4.根据权利要求3所述的阵列基板,其特征在于,所述半导体层还包括第一掺杂体和第二掺杂体,所述第一掺杂体与所述第二掺杂体层叠在所述第二结构上并分别位于所述第二结构的两端,所述第五走线一部分层叠在所述第一掺杂体上,所述第六走线一部分层叠在所述第二掺杂体上;所述第一掺杂体朝向所述第二掺杂体伸出所述第五走线第二距离,所述第二掺杂体朝向所述第一掺杂体伸出所述第六走线第三距离,所述第二距离和所述第三距离均为0.4μm-0.8μm。

5.根据权利要求2所述的阵列基板,其特征在于,所述平坦层在第三位置开设有第一孔,所述第三位置与所述第一位置间隔设置,所述像素电极层覆盖所述第一孔的内壁并覆盖至所述钝化层,在所述第三位置,所述第一金属层还包括的第一极板,所述第二金属层还包括第二极板,所述第一极板和所述第二极板在垂直于所述基板的方向上重叠。

6.根据权利要求2所述的阵列基板,其特征在于,所述绝缘层在第四位置开设有第二孔,所述平坦层在所述第四位置开设有第三孔,所述钝化层在所述第四位置开设有第四孔,所述第二孔、所述第三孔和所述第四孔连通;在所述第四位置,所述第一金属层还包括第三极板,所述第二金属层还包括第四极板,所述第四极板覆盖所述第二孔的内壁并与所述第三极板连接,所述像素电极层覆盖所述第三孔和所述第四孔的内壁并与所述第四极板连接。

7.根据权利要求1所述的阵列基板,其特征在于,所述像素电极层包括第三金属层和导电层,所述第三金属层和所述导电层依次层叠在所述平坦层上,所述导电层的覆盖面积大于所述第三金属层的覆盖面积。

8.一种电子阅读器,其特征在于,包括权利要求1至7中任一项所述的阵列基板。

9.一种阵列基板的制作方法,其特征在于,包括:

10.根据权利要求9所述的阵列基板的制作方法,其特征在于,还包括:

...

【技术特征摘要】

1.一种阵列基板,用于电子阅读器,其特征在于,包括:

2.根据权利要求1所述的阵列基板,其特征在于,所述驱动电路层包括第一金属层、绝缘层、半导体层和第二金属层,所述第一金属层、所述绝缘层、所述半导体层和所述第二金属层依次层叠在所述基板上;在所述第一位置,所述第一金属层包括间隔的第一走线和第二走线,所述半导体层包括第一结构,所述第二金属层包括第三走线,所述第一走线、所述第一结构和所述第三走线在垂直于所述基板的方向上重叠,所述像素电极层在所述第一位置覆盖所述平坦层。

3.根据权利要求2所述的阵列基板,其特征在于,所述第一金属层还包括在第二位置的第四走线,在所述第二位置,所述半导体层还包括第二结构,所述第二金属层还包括间隔设置的第五走线和第六走线,所述第五走线和所述第六走线各有一部分层叠在所述第二结构的两端,各另一部分层叠在所述绝缘层上,所述第四走线和所述第二结构在垂直于所述基板的方向上重叠,在所述第五走线和所述第六走线相对的方向上,所述第二结构伸出所述第四走线第一距离,所述第一距离为1.0μm-4.0μm,所述第四走线与所述第五走线和所述第六走线在垂直于所述基板的方向上不重叠。

4.根据权利要求3所述的阵列基板,其特征在于,所述半导体层还包括第一掺杂体和第二掺杂体,所述第一掺杂体与所述第二掺杂体层叠在所述第二结构上并分别位于所述第二结构的两端,所述第五走线一部分层叠在所述第一掺杂体上,所述第六走线一部分层叠在所述第二掺杂体上;所述第一掺杂体朝向所述...

【专利技术属性】
技术研发人员:张合静范俊龙叶利丹
申请(专利权)人:重庆惠科金渝光电科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1