高性能ＣＭＯＳ器件制造技术

本发明专利技术提出一种高性能ＣＭＯＳ器件，包括：体Ｓｉ衬底，所述体Ｓｉ衬底包括ＮＭＯＳ区和ＰＭＯＳ区，所述ＮＭＯＳ器件结构包括形成于所述体Ｓｉ衬底之上的第一栅堆叠结构，形成于所述第一栅堆叠结构两侧的第一源漏极，覆盖所述第一栅堆叠结构和所述第一源漏极的具有张应力的氮化物覆盖层。ＰＭＯＳ器件结构包括形成于衬底凹槽中的第一应变ＳｉＧｅ层，形成于第一应变ＳｉＧｅ层之上的Ｓｉ帽层，形成于Ｓｉ帽层之上的第二栅堆叠结构，和形成于第二栅堆叠结构两侧的第二源漏极。本发明专利技术实施例的ＰＭＯＳ器件结构采用Ｓｉ－ＳｉＧｅ－Ｓｉ结构，而ＮＭＯＳ器件结构采用应变Ｓｉ结构，从而可以极大地改善器件的性能，提高ＣＭＯＳ器件的运算速度。

【技术实现步骤摘要】

本专利技术涉及半导体制造及设计
，特别涉及一种高性能CMOS器件。
技术介绍
目前，随着场效应晶体管特征尺寸的不断缩小，其器件性能越来越高，工作速度也 越来越快。但是由于目前的特征尺寸已接近了 Si材料的极限，因此对于更小尺寸的器件， 可以采用引入应力来克服此问题。例如目前提出了采用应变Si作为沟道层以改善NMOS器 件的性能，但是由于应变Si作为沟道层不能满足PMOS器件的要求，会降低载流子迁移率。 因此PMOS器件必须要考虑其他材料或结构。由于Ge材料具有良好的低场迁移率以及比Si 材料更小的禁带宽度，并且Ge沟道器件的制作工艺可以和传统的Si晶体管工艺相兼容，因 此PMOS器件可以采用Ge材料。但是Ge沟道材料的晶体管也面临着如Ge衬底与栅绝缘层 介质间难以得到良好界面、金属锗化物串联电阻大等一系列问题。从以上描述可以看出无 论对于NMOS器件还是PMOS器件，其性能还都有待提高，因此如何对NMOS和PMOS的性能进 行折中，以提出性能更高的CMOS器件结构是个亟待解决的问题。
技术实现思路
本专利技术的目的旨在至少解决上述技术缺陷，特别提出了一种高性能CMOS器件。为达到上述目的，本专利技术一方面提出了一种高性能互补金属氧化物半导体CMOS 器件，包括Si衬底，所述Si衬底包括NMOS区和PMOS区，其中，所述NMOS区和PMOS区之间 具有第一隔离结构；位于所述NMOS区中的NMOS器件结构，所述NMOS器件结构包括形成于 所述Si衬底之上的第一栅堆叠结构，以及位于所述第一栅堆叠结构两侧的一层或多层侧 墙；形成于所述第一栅堆叠结构两侧的第一源漏极；和覆盖所述第一栅堆叠结构和所述第 一源漏极的具有张应力的氮化物覆盖层；位于所述PMOS区中的PMOS器件结构，所述PMOS 器件结构包括形成于所述Si衬底之上的第一应变SiGe层；形成于所述第一应变SiGe层 之上的Si帽层；形成于所述Si帽层之上的第二栅堆叠结构，以及位于所述第二栅堆叠结构 两侧的一层或多层侧墙；和形成于所述第二栅堆叠结构两侧的第二源漏极。在本专利技术的一个实施例中，所述第一应变SiGe层为高Ge组分SiGe层。在本专利技术的一个实施例中，所述具有张应力的氮化物覆盖层为氮化硅薄膜。在本专利技术的一个实施例中，所述第一栅堆叠结构与所述第二栅堆叠结构在同一平 面上。在本专利技术的一个实施例中，所述第二源漏极中的Ge含量大于所述PMOS器件结构 中沟道区中的Ge含量。在本专利技术的一个实施例中，所述第一隔离结构为浅沟槽隔离或场氧隔离。在本专利技术的一个实施例中，所述第二源漏极为提升结构。在本专利技术的一个实施例中，所述第一应变SiGe层和Si帽层形成在所述Si衬底的 衬底凹槽之中。在本专利技术的一个实施例中，所述Si衬底为体Si衬底或绝缘体上硅SOI衬底。本专利技术另一方面还提出了一种高性能CMOS器件，包括衬底；形成在所述衬底之 上的驰豫SiGe过渡层，所述驰豫SiGe过渡层包括NMOS区和PMOS区，其中，所述NMOS区和 PMOS区之间具有第二隔离结构；位于所述NMOS区中的NMOS器件结构，所述NMOS器件结构 包括形成于所述驰豫SiGe过渡层之上的Si帽层；形成于所述Si帽层之上的第一栅堆叠 结构，以及位于所述第一栅堆叠结构两侧的一层或多层侧墙；形成于所述第一栅堆叠结构 两侧以及所述Si帽层之中的第一源漏极；位于所述PMOS区中的PMOS器件结构，所述PMOS 器件结构包括形成于所述驰豫SiGe过渡层之上的第二应变Si层；形成于所述第二应变 Si层之上的高Ge组分应变层；形成于所述高Ge组分应变层之上的第三应变Si层；形成于 所述第三应变Si层之上的第二栅堆叠结构，以及位于所述第二栅堆叠结构两侧的一层或 多层侧墙；和形成于所述第二栅堆叠结构两侧的第二源漏极。在本专利技术的一个实施例中，所述第二隔离结构为浅沟槽隔离或场氧隔离。在本专利技术的一个实施例中，所述第二隔离结构为隔离墙结构。在本专利技术的一个实施例中，所述驰豫SiGe过渡层中PMOS区的Ge含量大于NMOS 区的Ge含量。在本专利技术的一个实施例中，所述驰豫SiGe过渡层中的PMOS区和NMOS区通过选择 性外延形成。在本专利技术的一个实施例中，所述高Ge组分应变层为应变Ge层或高Ge组分应变 SiGe 层。在本专利技术的一个实施例中，所述衬底为体Si衬底或SOI衬底。在本专利技术的一个实施例中，所述NMOS器件结构还包括覆盖所述第一栅堆叠结构 和所述第一源漏极的具有张应力的氮化物覆盖层。 在本专利技术的一个实施例中，所述具有张应力的氮化物覆盖层为氮化硅薄膜。在本专利技术的一个实施例中，所述第二源漏极为提升结构。本专利技术具有如下特点1、本专利技术实施例的PMOS器件结构采用Si-Ge-Si结构或者Si-SiGe-Si结构，而 NMOS器件结构采用应变Si结构，从而可以极大地改善器件的性能，提高CMOS器件的运算速度。2、本专利技术实施例Si-Ge-Si的PMOS器件结构中，通过在应变SiGe或应变Ge层上 下设置两个应变Si层，可以在应变SiGe或应变Ge层中产生空穴势阱，从而提高载流子的 迁移率，改善器件性能。3、本专利技术实施例Si-Ge-Si的PMOS器件结构中，通过在应变SiGe或应变Ge层上 设置的应变Si层还可以有效解决栅介质层与沟道层之间的表面态问题。另外，在形成互连 时，该层应变Si层还可以提供金属硅化物，从而避免使用金属锗化物。4、在本专利技术的实施例中，NMOS区和PMOS区中的驰豫SiGe过渡层通过选择性外延 形成，且PMOS区的Ge组分大于NMOS区的Ge组分，从而能够进一步改善CMOS器件的性能。5、本专利技术实施例提出的CMOS器件结构具有很高的工艺兼容性。本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变 得明显，或通过本专利技术的实践了解到。附图说明本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变 得明显和容易理解，其中图1为本专利技术实施例一的高性能CMOS器件结构图；图2为本专利技术实施例二的高性能CMOS器件结构图；图3为本专利技术实施例三的一个高性能CMOS器件结构图；图4为本专利技术实施例三的另一个高性能CMOS器件结构图；图5为本专利技术实施例四的高性能CMOS器件结构图。具体实施例方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简 化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且 目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重 复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此 外，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到 其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形 成在第一和第二特征之间的实施例，这样第一和本文档来自技高网...

【技术保护点】
一种高性能互补金属氧化物半导体ＣＭＯＳ器件，其特征在于，包括：Ｓｉ衬底，所述Ｓｉ衬底包括ＮＭＯＳ区和ＰＭＯＳ区，其中，所述ＮＭＯＳ区和ＰＭＯＳ区之间具有第一隔离结构；位于所述ＮＭＯＳ区中的ＮＭＯＳ器件结构，所述ＮＭＯＳ器件结构包括：形成于所述Ｓｉ衬底之上的第一栅堆叠结构，以及位于所述第一栅堆叠结构两侧的一层或多层侧墙；形成于所述第一栅堆叠结构两侧的第一源漏极；和覆盖所述第一栅堆叠结构和所述第一源漏极的具有张应力的氮化物覆盖层；位于所述ＰＭＯＳ区中的ＰＭＯＳ器件结构，所述ＰＭＯＳ器件结构包括：形成于所述Ｓｉ衬底之上的第一应变ＳｉＧｅ层；形成于所述第一应变ＳｉＧｅ层之上的Ｓｉ帽层；形成于所述Ｓｉ帽层之上的第二栅堆叠结构，以及位于所述第二栅堆叠结构两侧的一层或多层侧墙；和形成于所述第二栅堆叠结构两侧的第二源漏极。

【技术特征摘要】
一种高性能互补金属氧化物半导体CMOS器件，其特征在于，包括Si衬底，所述Si衬底包括NMOS区和PMOS区，其中，所述NMOS区和PMOS区之间具有第一隔离结构；位于所述NMOS区中的NMOS器件结构，所述NMOS器件结构包括形成于所述Si衬底之上的第一栅堆叠结构，以及位于所述第一栅堆叠结构两侧的一层或多层侧墙；形成于所述第一栅堆叠结构两侧的第一源漏极；和覆盖所述第一栅堆叠结构和所述第一源漏极的具有张应力的氮化物覆盖层；位于所述PMOS区中的PMOS器件结构，所述PMOS器件结构包括形成于所述Si衬底之上的第一应变SiGe层；形成于所述第一应变SiGe层之上的Si帽层；形成于所述Si帽层之上的第二栅堆叠结构，以及位于所述第二栅堆叠结构两侧的一层或多层侧墙；和形成于所述第二栅堆叠结构两侧的第二源漏极。2.如权利要求1所述的CMOS器件，其特征在于，所述第一应变SiGe层为高Ge组分 SiGe 层。3.如权利要求2所述的CMOS器件，其特征在于，所述具有张应力的氮化物覆盖层为氮化硅薄膜。4.如权利要求1所述的CMOS器件，其特征在于，所述第一栅堆叠结构与所述第二栅堆 叠结构在同一平面上。5.如权利要求1所述的CMOS器件，其特征在于，所述第二源漏极中的Ge含量大于所述 PMOS器件结构中沟道区中的Ge含量。6.如权利要求1所述的CMOS器件，其特征在于，所述第一隔离结构为浅沟槽隔离或场 氧隔离。7.如权利要求1所述的CMOS器件，其特征在于，所述第二源漏极为提升结构。8.如权利要求1所述的CMOS器件，其特征在于，所述第一应变SiGe层和Si帽层形成 在所述Si衬底的衬底凹槽之中。9.如权利要求1所述的CMOS器件，其特征在于，所述Si衬底为体Si衬底或绝缘体上 硅SOI衬底。10.一种高性能CMOS器件，其特征在于，包括 衬底；形成在所述衬底之上的驰豫SiGe过渡层，所述驰豫SiGe过渡层包括N...

【专利技术属性】
技术研发人员：王敬，许军，郭磊，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]