System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() NiO/GaN异质沟槽型式nMOS晶体管及制备方法技术_技高网

NiO/GaN异质沟槽型式nMOS晶体管及制备方法技术

技术编号:40898851 阅读:20 留言:0更新日期:2024-04-18 11:15
本发明专利技术提供一种NiO/GaN异质沟槽型式nMOS晶体管及制备方法,制备方法包括:在n型GaN单晶衬底上形成n型轻掺杂的GaN外延层;在GaN外延层上形成非故意掺杂的p型NiO层;在p型NiO层上形成n型离子掺杂的n型NiO层;栅沟槽区域的n型NiO层、p型NiO层和部分厚度的GaN外延层形成栅沟槽,去除源沟槽区域的n型NiO层形成源沟槽;在源沟槽表面形成氧化层;在源沟槽中填充源极金属;在源极金属上制备源电极,在栅沟槽内填充栅电极,在n型GaN单晶衬底背面形成漏电极。本发明专利技术通过p型NiO层代替p型GaN层,p型NiO层在非故意掺杂的情况下,就可以具有较高的载流子浓度,避免了p型GaN层中Mg离子难激活的问题,同时p型NiO层的材料和制备价格低廉,有助于降低器件的制作成本。

【技术实现步骤摘要】

本专利技术属于半导体集成电路设计及制造领域,特别是涉及一种nio/gan异质沟槽型式nmos晶体管及制备方法。


技术介绍

1、近年来,第三代宽禁带半导体——氮化镓(gan)因其具备宽的禁带、高的击穿电场、较高的热导率且化学性质稳定、抗辐射等优点被广泛应用于功率和射频器件应用领域中,同时nio作为天然的p型氧化物,属于直接宽禁带半导体材料,具备高的载流子浓度,禁带宽度为3.6-4.0ev,与氮化镓3.34ev相近。垂直氮化镓mosfet,因其具备耐高压、适应能力强等优点,广泛受到人们的关注。氮化镓三极管的优点是:1)击穿电压高、损耗低;2)适应能力强,可以广泛应用于各种环境,如高温、高辐照等环境;3)器件体积微小,有利于降低芯片的尺寸。

2、但现有的垂直氮化镓mosfet存在着一些需要改进的问题:1)p型gan材料的掺杂是个难题,一般需要通过掺杂mg离子并进行激活,但mg离子很难激活,使得难以实现高质量的掺杂;2)gan的生长难度和成本较高,使得垂直gan基mosfet的生产成本较为昂贵,同时,其性能距离理想的gan材料极限仍有巨大差距。

3、应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。


技术实现思路

1、鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种nio/gan异质沟槽型式nmos晶体管及制备方法,用于解决现有技术中p型gan材料mg离子难激活以及生长成本高的问题。

2、为实现上述目的及其他相关目的,本专利技术提供一种nio/gan异质沟槽型式nmos晶体管的制备方法,所述制备方法包括:提供一n型gan单晶衬底,在所述n型gan单晶衬底上形成n型轻掺杂的gan外延层;在所述gan外延层上形成非故意掺杂的p型nio层;在所述p型nio层上形成n型离子掺杂的n型nio层;通过光刻-刻蚀工艺去除栅沟槽区域的所述n型nio层、p型nio层和部分厚度的gan外延层以形成栅沟槽,通过光刻-刻蚀工艺去除源沟槽区域的所述n型nio层,以在栅沟槽的邻处形成源沟槽;在所述栅沟槽、源沟槽表面和所述n型nio层表面形成氧化层,去除所述源沟槽表面的所述氧化层以显露所述源沟槽;在所述源沟槽中填充源极金属;在所述源极金属上制备源电极,在所述栅沟槽内填充栅电极,在所述n型gan单晶衬底背面形成漏电极。

3、可选地,采用氢化物气相外延工艺在所述n型gan单晶衬底形成n型轻掺杂的gan外延层,所述n型gan单晶衬底的厚度为50微米~500微米,载流子浓度为1~3e18cm-3,所述n型轻掺杂的gan外延层的厚度范围为5微米~80微米,其掺杂元素为碳或硅中的一种,载流子浓度为1~3e18 cm-3。

4、可选地,形成非故意掺杂的p型nio层包括:在常温下,靶材为纯金属镍靶,溅射气体为氩气,反应气体为氧气,氩氧比为2:1~1:2,采用直流磁控溅射工艺在所述gan外延层上形成非故意掺杂的p型nio层,所述p型nio层的厚度为300纳米~500纳米,载流子浓度为5e18cm-3~5e19cm-3。

5、可选地,形成n型离子掺杂的n型nio层包括:加热至250℃~350℃,使用直流磁控溅射法,靶材为掺铟镍靶,溅射气体为氩气,反应气体为氧气,溅射功率为120w~160w,氩氧比为2:1~1:2,采用直流磁控溅射工艺在所述p型nio层上形成n型离子掺杂的n型nio层,所述n型nio层的厚度为150纳米~250纳米,载流子浓度为1e18cm-3~1e19cm-3。

6、可选地,形成栅沟槽和源沟槽包括:通过光刻工艺显露出栅沟槽区域,采用boe溶液刻蚀去除所述n型nio层和p型nio层;采用icp刻蚀工艺进一步去除部分厚度的gan外延层,以形成栅沟槽;通过光刻工艺显露出源沟槽区域,采用boe溶液刻蚀去除所述n型nio层,以形成源沟槽。

7、可选地,形成氧化层包括:采用原子层沉积工艺或磁控溅射工艺所述在所述栅沟槽、源沟槽表面和所述n型nio层表面形成氧化铝层,所述氧化铝层的厚度为40纳米~80纳米;采用光刻工艺显露出源沟槽区域,采用boe溶液刻蚀去除源沟槽表面的氧化铝层,以显露所述源沟槽。

8、可选地,形成源极金属、源电极、栅电极和漏电极包括:通过光刻工艺形成掩膜,所述掩膜显露所述源沟槽,采用真空蒸镀工艺、磁控溅射工艺或热蒸发工艺制备欧姆金属层,通过金属剥离工艺去除多余的欧姆金属层,并通过退火工艺形成欧姆接触,以在所述源沟槽中形成源极金属;采用真空蒸镀工艺、磁控溅射工艺或热蒸发工艺在所述衬底背面形成漏极金属层,并通过退火工艺形成欧姆接触,以在所述衬底背面形成漏电极;通过光刻工艺形成掩膜,所述掩膜显露所述源沟槽,采用真空蒸镀工艺、磁控溅射工艺或热蒸发工艺制备源极金属层,通过金属剥离工艺去除多余的源极金属层,并进行退火,以在所述源极金属上形成源电极;通过光刻工艺形成掩膜,所述掩膜显露所述栅沟槽,采用真空蒸镀工艺、磁控溅射工艺或热蒸发工艺在所述栅沟槽中填充栅极金属层,通过金属剥离工艺去除多余的栅极金属层,以在所述栅沟槽中形成栅电极。

9、本专利技术还提供一种nio/gan异质沟槽型式nmos晶体管,nmos晶体管包括:n型gan单晶衬底;n型轻掺杂的gan外延层,设置在所述n型gan单晶衬底上;非故意掺杂的p型nio层,设置在所述gan外延层上;n型离子掺杂的n型nio层,设置在所述p型nio层上;栅沟槽,设置在所述n型nio层、p型nio层和部分厚度的gan外延层中;源沟槽,设置在所述栅沟槽的邻处的所述n型nio层中;氧化层,设置在所述栅沟槽表面;源极金属,设置在所述源沟槽中;源电极,设置在所述源极金属上;栅电极,设置在所述栅沟槽内;漏电极,设置在所述n型gan单晶衬底背面。

10、可选地,所述n型gan单晶衬底的厚度为50微米~500微米,载流子浓度为1~3e18cm-3,所述n型轻掺杂的gan外延层的厚度范围为5微米~80微米,其掺杂元素为碳或硅中的一种,载流子浓度为1~3e18 cm-3。

11、可选地,所述p型nio层的厚度为300纳米~500纳米,载流子浓度为5e18cm-3~5e19cm-3。

12、可选地,所述n型nio层的厚度为150纳米~250纳米,载流子浓度为1e18cm-3~1e19cm-3。

13、可选地,所述氧化层包括氧化铝层,所述氧化铝层的厚度为40纳米~80纳米。

14、如上所述,本专利技术的nio/gan异质沟槽型式nmos晶体管及其制备方法,具有以下有益效果:

15、本专利技术创新性的提出了一种nio/gan异质沟槽型式nmos晶体管,与传统垂直氮化镓mosfet相比,本专利技术通过p型nio层代替p型gan层,p型nio层在非故意掺杂的情况下,就可以具有较高的载流子浓度,避免了p型gan层中mg离本文档来自技高网...

【技术保护点】

1.一种NiO/GaN异质沟槽型式nMOS晶体管的制备方法,其特征在于,所述制备方法包括:

2.根据权利要求1所述的NiO/GaN异质沟槽型式nMOS晶体管的制备方法,其特征在于:采用氢化物气相外延工艺在所述n型GaN单晶衬底形成n型轻掺杂的GaN外延层,所述n型GaN单晶衬底的厚度为50微米~500微米,载流子浓度为1~3E18cm-3,所述n型轻掺杂的GaN外延层的厚度范围为5微米~80微米,其掺杂元素为碳或硅中的一种,载流子浓度为1~3E18cm-3。

3.根据权利要求1所述的NiO/GaN异质沟槽型式nMOS晶体管的制备方法,其特征在于:形成非故意掺杂的p型NiO层包括:在常温下,靶材为纯金属镍靶,溅射气体为氩气,反应气体为氧气,氩氧比为2:1~1:2,采用直流磁控溅射工艺在所述GaN外延层上形成非故意掺杂的p型NiO层,所述p型NiO层的厚度为300纳米~500纳米,载流子浓度为1E19cm-3~5E19cm-3。

4.根据权利要求1所述的NiO/GaN异质沟槽型式nMOS晶体管的制备方法,其特征在于:形成n型离子掺杂的n型NiO层包括:加热至250℃~350℃,使用直流磁控溅射法,靶材为掺铟镍靶,溅射气体为氩气,反应气体为氧气,溅射功率为120W~160W,氩氧比为2:1~1:2,采用直流磁控溅射工艺在所述p型NiO层上形成n型离子掺杂的n型NiO层,所述n型NiO层的厚度为150纳米~250纳米,载流子浓度为1E18cm-3~1E19cm-3。

5.根据权利要求1所述的NiO/GaN异质沟槽型式nMOS晶体管的制备方法,其特征在于,形成栅沟槽和源沟槽包括:

6.根据权利要求1所述的NiO/GaN异质沟槽型式nMOS晶体管的制备方法,其特征在于,形成氧化层包括:

7.根据权利要求1所述的NiO/GaN异质沟槽型式nMOS晶体管的制备方法,其特征在于,形成源极金属、源电极、栅电极和漏电极包括:

8.一种NiO/GaN异质沟槽型式nMOS晶体管,其特征在于,包括:

9.根据权利要求8所述的NiO/GaN异质沟槽型式nMOS晶体管,其特征在于:所述n型GaN单晶衬底的厚度为50微米~500微米,载流子浓度为1~3E18cm-3,所述n型轻掺杂的GaN外延层的厚度范围为5微米~80微米,其掺杂元素为碳或硅中的一种,载流子浓度为1~3E18cm-3。

10.根据权利要求8所述的NiO/GaN异质沟槽型式nMOS晶体管,其特征在于:所述p型NiO层的厚度为300纳米~500纳米,载流子浓度为1E19cm-3~5E19cm-3。

11.根据权利要求8所述的NiO/GaN异质沟槽型式nMOS晶体管,其特征在于:所述n型NiO层的厚度为150纳米~250纳米,载流子浓度为1E18cm-3~1E19cm-3。

12.根据权利要求8所述的NiO/GaN异质沟槽型式nMOS晶体管,其特征在于:所述氧化层包括氧化铝层,所述氧化铝层的厚度为40纳米~80纳米。

...

【技术特征摘要】

1.一种nio/gan异质沟槽型式nmos晶体管的制备方法,其特征在于,所述制备方法包括:

2.根据权利要求1所述的nio/gan异质沟槽型式nmos晶体管的制备方法,其特征在于:采用氢化物气相外延工艺在所述n型gan单晶衬底形成n型轻掺杂的gan外延层,所述n型gan单晶衬底的厚度为50微米~500微米,载流子浓度为1~3e18cm-3,所述n型轻掺杂的gan外延层的厚度范围为5微米~80微米,其掺杂元素为碳或硅中的一种,载流子浓度为1~3e18cm-3。

3.根据权利要求1所述的nio/gan异质沟槽型式nmos晶体管的制备方法,其特征在于:形成非故意掺杂的p型nio层包括:在常温下,靶材为纯金属镍靶,溅射气体为氩气,反应气体为氧气,氩氧比为2:1~1:2,采用直流磁控溅射工艺在所述gan外延层上形成非故意掺杂的p型nio层,所述p型nio层的厚度为300纳米~500纳米,载流子浓度为1e19cm-3~5e19cm-3。

4.根据权利要求1所述的nio/gan异质沟槽型式nmos晶体管的制备方法,其特征在于:形成n型离子掺杂的n型nio层包括:加热至250℃~350℃,使用直流磁控溅射法,靶材为掺铟镍靶,溅射气体为氩气,反应气体为氧气,溅射功率为120w~160w,氩氧比为2:1~1:2,采用直流磁控溅射工艺在所述p型nio层上形成n型离子掺杂的n型nio层,所述n型nio层的厚度为150纳米~250纳米,载流子浓度为1e18cm-3~1e19cm-...

【专利技术属性】
技术研发人员:王瑞敖辉韩甲俊朱曦刘新科庄文荣
申请(专利权)人:东莞市中镓半导体科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1