一种多码率Ｔｕｒｂｏ码译码器及其存储资源优化方法技术

本发明专利技术属于无线数字通信技术领域，具体为一种支持多码率的Ｔｕｒｂｏ码译码器及其存储资源优化方法。本发明专利技术译码器主要包括存储输入输出、外信息、分支度量、前向状态度量的存储单元，计算分支度量、状态度量、后验概率、外信息、地址等的计算单元，以及选择单元与主控单元。存储资源的优化涉及输入存储块复用，外信息校正、截断与补０，实时计算交织地址从而消除交织地址存储块，使用两块双口ＲＡＭ简化分支度量缓存等。本发明专利技术所提出的多码率译码器，其存储资源得到最大程度的减小和优化，可以显著降低芯片面积和功耗。本发明专利技术适用于第三代移动通信标准ＣＤＭＡ２０００，并可直接应用于新一代欧洲移动数字电视标准ＤＶＢ－ＳＨ。

【技术实现步骤摘要】

本专利技术属于无线数字通信
，具体涉及一种支持多码率的Turbo码译码器 及其存储资源优化方法，适用于移动通信标准CDMA2000和新一代欧洲移动数字电视标准 DVB-SH。
技术介绍
Turbo码以其接近香农极限的纠错性能、高吞吐率、编码简单等特点，被广泛应用 到现代通信系统中，如第三代(3G)移动通信标准CDMA2000，移动数字电视标准DVB-SH均使 用Turbo码作为其信道编解码方案。Turbo码的性能与码长和码率有关，码长越长、码率越低，其纠错性能越好。上述标 准的最大码长大于或等于12282，最低码率达到1/5。为了满足各种传输条件和应用需求， 以上标准还规定了灵活可变的码率，低码率适用于抵抗恶劣的传输条件提供高可靠性的通 信服务，而高码率则可使用于传输条件较好、吞吐率要求高的需求。为达到这些目标，必须 设计一个能灵活地在多种码率和码长下进行实时译码的Turbo译码器。长码、多码率(尤其是低码率)却给Turbo译码器的硬件实现带来了巨大挑战。由 于Turbo码迭代译码的特点，整个码长的系统位、校验位输入信息和外信息都必须全部存 储下来，并被读写多次。这一部分存储资源在Turbo译码器的VLSI (超大规模集成电路)实 现中占据了大部分的芯片面积和功耗，并随着码率的降低和码长的增加而成倍增加。已有的Turbo码译码技术，往往通过滑窗算法减小内部状态度量的存储，但很少 涉及输入、外信息存储资源的减小，并且已有译码器往往使用交织地址存储单元、输出数据 解交织存储单元。这些存储资源增加了 VLSI实现过程中芯片内部互连，存储器实现的复杂 性，并耗费大量芯片面积和功耗。
技术实现思路
本专利技术目的在于提供一种支持多码率的Turbo码译码器，并给出其存储资源的优 化方法，使译码器各项存储资源得到最大程度的减小，并以最大码长、单一码率的资源使用 量支持多种码长、码率的译码。本专利技术所提出的多码率Turbo码译码器，基于缩放的Max-Log-MAP算法并采用滑 动窗技术。译码器包括存储单元、计算单元、选择单元、和主控单元等，其硬件结构图如附图 1所示。若将支持的最大码长(包含尾比特)记为M，窗长记为W(W M，均为正整数)，那么存 储单元包括深度为M的输入存储块102、外信息存储块115，深度为W的分支度量缓存104、 前向状态度量缓存111、输出缓存118 ；计算单元包括三个相同的分支度量计算单元105、 106、107，初始状态度量计算单元108，前向状态度量计算单元109，后向状态度量计算单元 110，后验概率、外信息计算单元112以及地址计算单元119 ；选择单元包括量化位宽选择单 元101和输入选择单元103 ；主控单元120控制119单元在奇数次迭代周期输出正常地址， 偶数次迭代周期输出交织地址，同时控制整个译码器的迭代次数、窗口切换、初始化、输入输出等。该译码器的工作流程如下1量化选择单元101根据删余模式完成对软解映射数据的解删余，并根据码率高低决 定是否能够复用输入存储块；2将解删余的系统位、校验位送入对应的输入存储块102 ；3输入选择单元103读取当前迭代周期需要的系统位和校验位，将系统位与末位补0 单元116输出的外信息相加，同校验位一起输入到分支度量缓存104缓存，同时进入分支度 量计算单元105 ；4:经分支度量缓存104缓存的数据分别延迟W和2W周期后送入分支度量计算单元106 和107，分支度量计算单元105、106、107并行工作，在一个时钟周期内分别输出16条分支度量值；5由分支度量计算单元105、106、107输出的分支度量值，分别送入初始化状态度量计 算单元108、前向状态度量计算单元109、后向状态度量计算单元110，每个状态度量计算单 元在一个时钟周期内并行完成8个状态度量值的更新；初始化状态度量计算单元108的结 果送入后向状态度量计算单元110 ；前向状态度量计算单元109计算出的所有前向状态度 量缓存在先进后出缓存单元111中；6先进后出缓存单元111输出的前向状态度量值，后向状态度量计算单元110计算出 的分支度量与前向状态度量值之和，输入到后验概率、外信息计算单元112，进行后验概率 和外信息的计算；7若处于最后一个迭代周期，将后验概率、外信息计算单元112输出的后验概率送入 硬判决单元117，硬判决数据缓存在后进先出的输出缓存118中，经缓存后的解码数据按正 常顺序串行输出；若不是处于最后一个迭代周期，则执行以下操作外信息校正单元113将 后验概率、外信息计算单元112计算出的外信息乘以1个小于1的常数，并做饱和处理，限 制绝对值的大小，由末位截断单元114截取外信息校正单元113输出外信息的高位，末位丢 弃，将截断后的外信息存储在外信息存储块115中；8写入外信息存储块115中的外信息在下一个迭代周期内读取，读取后由末位补0单 元116在末位添0 ；对于步骤1、2缓存在输入存储块中的数据，反复执行步骤3到步骤8直到达到预定的 迭代次数停止，每个迭代周期指的是从步骤3开始，直到步骤7存储完所有的外信息或者输 出完所有的解码数据。本专利技术所提出的支持多码率的Turbo码译码器体现了存储资源优化方案，具体涉及输 入输出、外信息、交织地址、分支度量存储等几个方面。(1)输入存储块复用Turbo码支持多码率的方法是按最低码率进行编码，高码率通过将校验位进行规则 的删除而获得，译码时则将删除位以0代替。删除有部分删除和完全删除两种情况，对部分 删除的校验位，存储时仍以0代替，对整个码长完全删除的校验位则不再进行存储，其相应 的存储块可以复用。输入存储块的块数根据最低码率下包含的系统位、校验位个数确定(如1/5码率 包含1个系统位、4个校验位，则有5块输入存储块)。若将输入存储块的读写位宽确定为X(X为正整数)，则输入数据(系统位、校验位软信息)量化位宽增加1比特。存储时，将软信息 的高X比特写入存储块102的对应部分(完全删除校验位的输入软信息不存储)，并根据码 率高低判断有无可复用存储块，若没有则将末位丢弃，若有则将末位存放在复用存储块中。 若没有复用存储块，输入选择单元103读取输入数据时在末位添0 ；若复用了存储块，输入 选择单元103读取时将分布在不同存储块中的X比特信息和1比特信息合并。通过复用存 储块提高了高码率下输入的有效量化位宽。(2)外信息校正、截断、补0本专利技术提出了将外信息校正因子减小一半的方法，进一步减小存储外信息需要的位 宽。其具体做法如步骤7、步骤8中所述，在外信息按原有方法校正后，直接丢弃末位(相当 于校正因子减小一半)后进行存储，读取时则在末位添0。(3)输出缓存本专利技术改变了传统译码器在任意迭代周期(且通常为偶数次迭代周期)内输出数据的 做法，在奇数次迭代周期输出数据，避免了输出数据解交织过程，输出缓存深度仅为窗长W 的后进先出存储器。(4)实时计算交织地址输入存储块102的校验位读地址、外信息存储块115的读写地址在偶数个迭代周期需 要经过交织，传统译码器往往在设计阶段计算出不同码长下的交织地址并存储在只读存储 器中，或者在芯片运行阶段发生输入码长切换时计算并且存放在随机存储器。随着码长的 增大，这一方法会耗费大量存储本文档来自技高网...

【技术保护点】
一种多码率的Ｔｕｒｂｏ码译码器，基于缩放的Ｍａｘ－Ｌｏｇ－ＭＡＰ算法并采用滑动窗技术，其特征在于该译码器包括存储单元、计算单元、选择单元和主控单元，其中，设支持的最大码长记为Ｍ，窗长记为Ｗ，Ｗ＜＜Ｍ，均为正整数，那么存储单元包括深度为Ｍ的输入存储块（１０２）、外信息存储块（１１５），深度为Ｗ的分支度量缓存（１０４）、前向状态度量缓存（１１１）、输出缓存（１１８）；计算单元包括：三个相同的分支度量计算单元（１０５、１０６、１０７），初始状态度量计算单元（１０８），前向状态度量计算单元（１０９），后向状态度量计算单元（１１０，后验概率、外信息计算单元（１１２）以及地址计算单元（１１９）；选择单元包括量化位宽选择单元（１０１）和输入选择单元（１０３）；主控单元（１２０）控制地址计算单元（１１９）在奇数次迭代周期输出正常地址，偶数次迭代周期输出交织地址，同时控制整个译码器的迭代次数、窗口切换、初始化、输入输出。

【技术特征摘要】
一种多码率的Turbo码译码器，基于缩放的Max Log MAP算法并采用滑动窗技术，其特征在于该译码器包括存储单元、计算单元、选择单元和主控单元，其中，设支持的最大码长记为M，窗长记为W，W<<M，均为正整数，那么存储单元包括深度为M的输入存储块(102)、外信息存储块(115)，深度为W的分支度量缓存(104)、前向状态度量缓存(111)、输出缓存(118)；计算单元包括三个相同的分支度量计算单元(105、106、107)，初始状态度量计算单元(108)，前向状态度量计算单元(109)，后向状态度量计算单元(110)，后验概率、外信息计算单元(112)以及地址计算单元(119)；选择单元包括量化位宽选择单元(101)和输入选择单元(103)；主控单元(120)控制地址计算单元(119)在奇数次迭代周期输出正常地址，偶数次迭代周期输出交织地址，同时控制整个译码器的迭代次数、窗口切换、初始化、输入输出。2.根据权利要求1所述的多码率的Turbo码译码器，其特征在于该译码器的工作流程 如下(1):量化选择单元(101)根据删余模式完成对软解映射数据的解删余，并根据码率高 低决定是否能够复用输入存储块；(2)将解删余的系统位、校验位送入对应的输入存储块(102)；(3)输入选择单元(103)读取当前迭代周期需要的系统位和校验位，将系统位与末位 补0单元(116)输出的外信息相加，同校验位一起输入到分支度量缓存(104)缓存，同时进 入第一分支度量计算单元(105)；(4):经分支度量缓存(104)缓存的数据分别延迟W和2W周期后送入第二、第三分支度 量计算单元(106、107)，第一、第二、第三分支度量计算单元(105、106、107)并行工作，在一 个时钟周期内分别输出16条分支度量值；(5)由第一、第二、第三分支度量计算单元(105、106、107)输出的分支度量值，分别送 入初始化状态度量计算单元(108)、前向状态度量计算单元(109)、后向状态度量计算单元 (110)，每个状态度量计算单元在一个时钟周期内并行完成8个状态度量值的更新，前向状 态度量计算单元(109)计算出的所有前向状态度量缓存在先进后出缓存单元(111)中；初 始化状态度量计算单元(108)的结果送入后向状态度量计算单元(110)；(6):先进后出缓存单元(111)输出的前向状态度量值，后向状态度量计算单元(110) 计算出的分支度量与前向状态度量值之和，输入到后验概率、外信息计算单元(112)，进行 后验概率和外信息的计算；(7):若处于最后一个迭代周期，将后验概率、外信息计算单元(112)输出的后验概率送 入硬判决单元(117)，硬判决数据缓存在后进先出的输出缓存(118)中，经缓存后的解码数 据按正常顺序串行输出；若不是处于最后一个迭代周期，则执行以下操作外信息校正单 元(113)将后验概率、外信息计算单元(112)计算出的外信息乘以1个小于1的常数，并做 饱和处理，限制绝对值的大小，由末位截断单元(114)截取外信息校正单元(113)输出外信 息的高位，末位丢弃，将截断后的外信息存储在外...

【专利技术属性】
技术研发人员：陈绪斌，葛云龙，鲍丹，吴川，曹嘉麟，周昌盛，曾晓洋，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]